低相噪、低杂波数字锁相环路滤波器的设计,caj格式，下载前请安装相应阅读器
上传时间： 2014-02-28
上传用户：yangbo69
对锁相环路的仿真，二阶环的仿真与分析都可以通过这个文件来到完成
上传时间： 2017-01-15
上传用户：小宝爱考拉
锁相环路是一种能够跟踪输入信号相位的闭环自动控制系统。随着信息科学和电子技术的迅速发展，锁相环路在电子技术的各个领域得到了广泛的应用。
上传时间： 2013-12-29
上传用户：txfyddz
介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法，详细叙述了其工作原理和设计思想，并用可编程逻辑器件FPGA实现。
上传时间： 2017-05-11
上传用户：Divine
主要是关于锁相环的环路滤波设计与计算，非常经典的
上传时间： 2017-07-30
上传用户：gaome
介绍了一种采用N 先于M 环路滤波器的全数字锁相环的设计实现。这种全数字锁 相环采用了N 先于M 环路滤波器，可以达到滤除噪声干扰的目的。文中讲述了这种全数字锁相环的结构和工作原理，提出了各单元电路的设计和实现方法，并给出了关键部件的VHDI 代码，最后用FPGA 予以实现。
上传时间： 2017-08-18
上传用户：love_stanford
锁相技术相关专辑 38册 209M锁相环路的特性及其应用.pdf
标签：
上传时间： 2014-05-05
上传用户：时代将军
锁相技术相关专辑 38册 209M集成锁相环路 原理 特性 应用 489页 6.8M.pdf
标签：
上传时间： 2014-05-05
上传用户：时代将军
数字处理及显示技术专辑 106册 913M集成锁相环路 原理 特性 应用 489页 6.8M.pdf
标签：
上传时间： 2014-05-05
上传用户：时代将军
FPGA器件在通信、消费类电子等领域应用越来越广泛，随着FPGA规模的增大、功能的加强对时钟的要求也越来越高。在FPGA中嵌入时钟发生器对解决该问题是一个不错的选择。本论文首先，描述并分析了电荷泵锁相环时钟发生器的体系结构、组成单元及各单元的非理想特性；然后讨论并分析了电荷泵锁相环的小信号特性和瞬态特性；并给出了电荷泵锁相环器件参数的计算表达式。其次，研究了环形振荡器和锁相环的相位噪声特性。由于噪声性能是时钟发生器设计中的关键指标，本工作对此进行了较为详细的分析。相位噪声和抖动是衡量时钟信号的两个主要指标。文中从理论上推导了一阶锁相环的噪声特性，并建立了由噪声分析抖动和由抖动分析噪声的解析表达式关系，并讨论了环路低噪声设计的基本原则。在前面讨论和分析的基础上，利用Hynix0.35umCMOS工艺设计了200MHz电荷泵锁相环时钟发生器，并进行了仿真。设计中环形振荡器的延迟单元采用replica偏置结构，把延迟单元输出摆幅限定在确定范围，尾电流源采用cascode结构，增强电路对电源和衬底噪声的抑制作用。通过增加限流管，改善电荷泵中的开关的非理想特性。
上传时间： 2013-04-24
上传用户：变形金刚
