数字三相锁相环中含有大量乘法运算和三角函数运算，占用大量的硬件逻辑资源。为此，提出一种数字三相锁相环的优化实现方案，利用乘法模块复用和CORDIC算法实现三角函数运算，并用Verilog HDL硬件描述语言对优化前后的算法进行了编码实现。仿真和实验结果表明，优化后的数字三相锁相环大大节省了FPGA的资源，并能快速、准确地锁定相位，具有良好的性能。
上传时间： 2013-11-15
上传用户：yjj631
ADI锁相环
上传时间： 2013-10-27
上传用户：zaizaibang
文中设计了一种可编程的FM锁相发射机。利用Atmega8实现与计算机的串口通信，实现对锁相环芯片和数字电位器的配置，达到改变输出频率和调制频偏的目的。发射机输出频率覆盖2 200~2 300 MHz，调制响应100 Hz~3.5 MHz，能够满足大部分FM体制遥测系统的需要。
上传时间： 2013-10-23
上传用户：181992417
数字三相锁相环中含有大量乘法运算和三角函数运算，占用大量的硬件逻辑资源。为此，提出一种数字三相锁相环的优化实现方案，利用乘法模块复用和CORDIC算法实现三角函数运算，并用Verilog HDL硬件描述语言对优化前后的算法进行了编码实现。仿真和实验结果表明，优化后的数字三相锁相环大大节省了FPGA的资源，并能快速、准确地锁定相位，具有良好的性能。
上传时间： 2013-10-22
上传用户：emhx1990
DSP 实现软件锁相环
上传时间： 2013-11-05
上传用户：cazjing
软件锁相环设计相关资料料
标签： 软件锁相环
上传时间： 2015-01-02
上传用户：x18010875091
~{JGR 8vQ IzWwR5SC5D2V?bD#DbO5M3~} ~{3v?b~} ~{Hk?b~} ~{2iQ/5H9&D\~} ~{?IRTWw@)3d~} ~{TZ~}JDK1.4.2~{OBM(9}~}
上传时间： 2015-02-22
上传用户：ommshaggar
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF
上传时间： 2014-06-09
上传用户：daguda
用VHDL写的数字锁相环程序 pll.vhd为源文件 pllTB.vhd为testbench
上传时间： 2014-01-20
上传用户：zwei41
锁相环程序，用MATLAB 编写，用来防真琐相环的工作过程。有学习价值
上传时间： 2015-03-31
上传用户：zhangzhenyu
