·锁相环频率合成器(Motorola 集成电路应用技术丛书)
上传时间： 2013-04-24
上传用户：gxohao
·锁相环频率合成器(Motorola 集成电路应用技术丛书)
上传时间： 2013-05-28
上传用户：yph853211
介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法，详细叙述了其工作原理和设计思想，并用可编程逻辑器件FPGA实现。
上传时间： 2013-08-11
上传用户：yare
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛，本例用VHDL描述了一个锁相环作为参考，源码已经调试过。编译器synplicty.Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF
上传时间： 2013-12-31
上传用户：hphh
比较好的技术文章《基于VHDL的全数字锁相环的设计》有关键部分的源代码。
上传时间： 2013-12-24
上传用户：362279997
技术文章《自采样比例积分控制全数字锁相环的性能分析和实现》有一定参考价值
上传时间： 2015-08-21
上传用户：silenthink
数字式调频收音机设计 介绍利用数字锁相频率合成技术构成收音机的电调谐部分并阐述了收音机的调台、选台、搜索与存储等功能的电路设计原理,着重介绍了用收音机集成芯片CXA1019S构成的FM电路、频率合成器芯片BU2614构成的锁相环电路。
上传时间： 2013-12-16
上传用户：ouyangtongze
几个锁相环仿真程序－通信技术－不记得哪来的啦。希望有用……。
上传时间： 2014-01-01
上传用户：zsjinju
关于在FPGA或CPLD锁相环PLL原理与应用,介绍用FPGA的分频技术.
上传时间： 2016-05-12
上传用户：edisonfather
FPGA弹弓无线呼叫系统分发射和接收两大部分。发射部分采用锁相环式频率合成器技术
上传时间： 2016-05-29
上传用户：youmo81
