在过去的十几年间，FPGA取得了惊人的发展：集成度已达到1000万等效门、速度可达到400～500MHz。随着FPGA的集成度不断增大，在高密度FPGA中，芯片上时钟的分布质量就变得越来越重要。时钟延时和时钟相位偏移已成为影响系统性能的重要因素。现在，解决时钟延时问题主要使用时钟延时补偿电路。 为了消除FPGA芯片内的时钟延时，减小时钟偏差，本文设计了内置于FPGA芯片中的延迟锁相环，采用一种全数字的电路结构，将传统DLL中的用模拟方式实现的环路滤波器和压控延迟链改进为数字方式实现的时钟延迟测量电路，和延时补偿调整电路，配合特定的控制逻辑电路，完成时钟延时补偿。在输入时钟频率不变的情况下，只需一次调节过程即可完成输入输出时钟的同步，锁定时间较短，噪声不会积累，抗干扰性好。 在Smic0.18um工艺下，设计出的时钟延时补偿电路工作频率范围从25MHz到300MHz，最大抖动时间为35ps，锁定时间为13个输入时钟周期。另外，完成了时钟相移电路的设计，实现可编程相移，为用户提供与输入时钟同频的相位差为90度，180度，270度的相移时钟；时钟占空比调节电路的设计，实现可编程占空比，可以提供占空比为50/50的时钟信号；时钟分频电路的设计，实现频率分频，提供1.5，2，2.5，3，4，5，8，16分频时钟。
上传时间： 2013-07-06
上传用户：LouieWu
基于FPGA实现的一种新型数字锁相环
上传时间： 2013-08-07
上传用户：2467478207
基于FPGA的全数字锁相环设计,内有设计过程和设计思想
上传时间： 2013-08-13
上传用户：fqscfqj
基于FPGA设计数字锁相环，提出了一种由微分超前/滞后型检相器构成数字锁相环的Verilog-HDL建模方案
上传时间： 2013-08-19
上传用户：Huge_Brother
针对高频感应加热电源中用传统的模拟锁相环跟踪频率所存在的问题,提出一种非常适合于高频感应加热的\r\n新型的数字锁相环。使用FPGA 内底层嵌入功能单元中的数字锁相环74HCT297 ,并添加少量的数字电路来实现。最后利\r\n用仿真波形验证该设计的合理性和有效性。整个设计负载范围宽、锁相时间短,现已成功应用于100 kHz/ 30 kW 的感应加\r\n热电源中。
上传时间： 2013-08-22
上传用户：nairui21
关于数字锁相环的一点东西,可以下来看看\r\n
标签： 数字锁相环
上传时间： 2013-08-26
上传用户：7891
锁相放大器资料。
上传时间： 2013-11-28
上传用户：life840315
锁相环
标签： 锁相环
上传时间： 2014-12-23
上传用户：李哈哈哈
4046锁相环功率超声电源的频率跟踪电路 值得参考
上传时间： 2013-10-08
上传用户：bhqrd30
针对目前成品锁相放大器价格昂贵且体积大，传统窄带滤波法性能和灵活性差的特点，设计了基于锁相放大器原理的微弱信号检测电路。本电路采用单片机作为激励信号和参考信号的发生器，利用带关断引脚的运放实现相敏检波器，整个电路仅使用了5个运算放大器和一些阻容元件。实验表明，本电路能实现了从信噪比为0.1的被测信号中提取有用信号幅值的功能，测量误差控制在5%以内。由于本电路有实现简单和成本低的特点，稍加修改后可作为模块电路用到其他测量系统当中。
上传时间： 2014-12-23
上传用户：开怀常笑
