利用查表程序可以完成BCD与七段码的转换,从而取代硬件七段译码电路，查表程序本身并无复杂之处， 需要注意的是七段码的取值，因为七段数码管有共阳极及共阴极之分. 共阳极是低电平有效时有效输入。 共阴极是高电平时有效输入(所以在C51单片机要使发光二极管点亮, 数码管是共阳极的就要让I/O口的电位变为低电位.如果是共阴极的就是合I/O口的电位变为高电位)， 因些不同的器件会有不同的数码值。 另外引脚信号与码位的对应关系也会影响码值, 即引脚可以由高到低排列(7-1),也可以由低到高排列(1-7)。 本实验的数码管为共阳极,采用由高到低的排列(特别说明.本站的学习工具全部为共阳极接法)。 例如对应0的二进制代码为11000000本实验在推出的实验板及学习套件上可直接使用。
上传时间： 2016-01-05
上传用户：dsgkjgkjg
ch451电路的c源码 功能 : 开机后在最低位置1，其余清零；按下键后，左移两位，在低两位显示
上传时间： 2016-02-11
上传用户：huannan88
利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。 本设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和VHDL语言输入—各模块程序设计）实现数字钟的设计、下载和调试。 一、 功能说明 已完成功能 1. 完成秒／分／时的依次显示并正确计数； 2. 秒／分／时各段个位满10正确进位，秒／分能做到满60向前进位； 3. 定时闹钟：实现整点报时，又扬声器发出报时声音； 4. 时间设置，也就是手动调时功能：当认为时钟不准确时，可以分别对分／时钟进行调整； 5. 利用多余两位数码管完成秒表显示：A、精度达10ms；B、可以清零；C、完成暂停 可以随时记时、暂停后记录数据。 待改进功能： 1. 闹钟只是整点报时，不能手动设置报时时间，遗憾之一； 2. 秒表不能向秒进位，也就是最多只能记时100ms； 3. 秒表暂停记录数据后不能在原有基础上继续计时，而是复位重新开始。 【注意】秒表为后来添加功能，所以有很多功能不成熟！
上传时间： 2014-01-02
上传用户：LIKE
本电路为基于AT89C52的温度控制系统。 控制系统采用模糊控制器实现。 采用PT100铂电阻温度传感器测量温度。 铂电阻温度传感器的调理电路以子电路 的形式给出FRONT-AMP。 其中引脚P3.4用于输出加热器控制信号， 引脚P3.5用于输出风扇控制信号。 DISPLAY1用于显示设定温度值； DISPLAY2用于显示实测温度值； 按键功能如下： #1：功能控制按钮。若按键未被按下， 系统执行控制子程序运行；若按键 被按下，则转入键盘处理子程序运 行。 #2：操作选择按钮。若按键未被按下， 对个位进行操作；若按键被按下， 则对十位进行操作。 #3：加一按钮。 #4：减一按钮。
上传时间： 2014-01-20
上传用户：123啊
7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是2进制的，所以输出表达都是16进制的，为了满足16进制数的译码显示，最方便的方法就是利用VHDL译码程序在FPGA或CPLD中实现。本项实验很容易实现这一目的。例6-1作为7段BCD码译码器的设计，输出信号LED7S的7位分别接如图6-1数码管的7个段，高位在左，低位在右。例如当LED7S输出为 "1101101" 时，数码管的7个段：g、f、e、d、c、b、a分别接1、1、0、1、1、0、1，接有高电平的段发亮，于是数码管显示“5”。
上传时间： 2014-01-08
上传用户：wff
SX-CPLD/FPGA 数字逻辑电路设计实验仪 SX-CPLD/FPGA 数字逻辑电路设计实验仪 产品介绍 1.利用CPLD/FPGA 提供的软硬件开发环境学习最新逻辑IC 设计，以取代TTL/CMOS 复杂的硬件设计。 2.可使用电路绘图法、ABEL 语言、波形图和数字硬件描述语言法(VHDL/AHDL)来开发电路。 3.CPLD/ FPGA 提供引脚可任意设定,故作测试实验时不需要做硬件连接,可节省大量连线焊接时间,快速学习软硬件的运用。 4.CPLD/ FPGA 每一I/O Pin 皆有逻辑状态监视器，以便迅速了解每一引脚状态。 5.清楚标示每一管脚的脚位，易于观察和测量。 6.使用并口在开发系统下直接下载。 7.可在线将CPLD/ FPGA 程序到FLASH ROM，实验仪可独立运行，适合大学生EDA 电子竞赛。 8.可做8051 和CPLD/ FPGA 的组合电路实验。 9.适用于WINDOWS95/98/NT/2000/XP 操作系统。 10.数万门的现场可编程芯片让设计所思即所得。
上传时间： 2016-03-14
上传用户：671145514
基于DS1302的数码管时钟电路设计LED数码管时钟电路采用24h计时方式，时、分、秒用六位数码管显示，其中小时、分、秒之间用小数点分开。该电路采用AT89C52单片机和DS1302实时时钟芯片，使用5V电源进行供电，使用两个按键进行调时，调整过程中被调节的分钟或时钟将进入闪亮状态，看上去非常直观，另外，本设计还具有快速调时功能，当按键一直被按下时，便进入快速调时状态。[第一段]
上传时间： 2016-04-17
上传用户：lunshaomo
[VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9--数控分频器][10--4位十进制频率计][11--译码扫描显示电路][12--用状态机实现序列检测器的设计][13--用状态机对ADC0832电路控制实现SIN函数发生器][14--用状态机实现ADC0809的采样电路设计][15--DMA方式A/D采样控制电路设计][16--硬件电子琴][17--乐曲自动演奏][18--秒表][19--移位相加8位硬件乘法器][20--VGA图像显示控制器(彩条)][21--VGA图像显示控制器][22--等精度频率计][23--模拟波形发生器][24--模拟示波器][25--通用异步收发器(UART)][26--8位CPU设计(COP2000)]
上传时间： 2014-09-06
上传用户：han_zh
一种方便的全数字时钟频率转换电路设计，不使用PLL，转换档位多，资源占用少。
上传时间： 2013-12-19
上传用户：a3318966
16位数字相关器，通过4个4位相关器和两级加法电路组成
标签： 数字相关器
上传时间： 2013-11-29
上传用户：270189020
