EEPROM 24CXX应用程序供参考 对EEPROM数据区读出（当前值=ADDR+WRC_<=0FFH），每进行一次读操作将使ADDR值减一；读出数据后程序将把该数据存入通用寄存器中，开始存放的地址由FSR的值指定（范例为30H），每进行一次读操作将使FSR的值加一；读出规定个数（由寄存器REC_给定，范例值为0FH）的数值后，结束读出，回main
上传时间： 2015-07-05
上传用户：playboys0
时间片轮转算法struct { int name //进程标识符 int status //进程状态 int ax,bx,cx,dx //进程现场信息，通用寄存器内容 int pc //进程现场信息，程序计数器内容 int psw //进程现场信息，程序状态字内容 int next //下一个进程控制块的位置 }pcbarea[n]
上传时间： 2014-01-10
上传用户：saharawalker
《LCD显示》 程序清单: ************************************************************** PCL EQU 2H 定义程序存储器低字节地址 STATUS EQU 3H 定义状态寄存器地址 PORTA EQU 5H 定义RA口数据寄存器地址 PORTC EQU 7H 定义RC口数据寄存器地址 TRISA EQU 85H 定义RA口方向控制寄存器地址 TRISC EQU 87H 定义RC口方向控制寄存器地址 ADCON1 EQU 9FH 定义ADC模块控制寄存器1的地址 COUNTT EQU 23H 通用通用寄存器
上传时间： 2014-01-25
上传用户：xiaohuanhuan
2.1 设计总要求 2.1.1 实验计算机的外设需求 该实验计算机具有键盘和打印机两种外部设备。外设和内存统一操作指令，程序查询法使用外设。 2.1.2实验计算机运算器结构 运算器采用单累加器多通用寄存器结构 2.1.3实验计算机功能和用途 能执行键盘输入的奇数i (i=1-255)回打出来并存入100H号开始的内存单元中。
上传时间： 2016-07-30
上传用户：wff
实验目的 这次进行的模型机的总体设计，是在前几次实验田的基础之上进行的。前面几次实验中有算术逻辑运算单元实验，这次实验主要是完成对不带进位和带进位的加减法进行运算。这也是我们这们这次实验中的两个主要的题目。后面我们还有对通用寄存器、指令和微程序控制单元等部分的实验。而这些都是为了让我们更加了解计算机在工作时的具体运行情况，计算机在运行时，每个部分是怎样来完成自己的该完成的部分的。 这次实验主要是要我们掌握各个单元模块的工作原理，进一步将其组成完整的系统，构造一台基本的模型计算机；在本试验中，将规划读/写内存、寄存器、数值计算等功能，并且编写相应的微程序。然后具体上机调试各个模块单元以便进一步掌握整机的概念。
上传时间： 2016-08-02
上传用户：2404
介绍arm的基础知识，包括通用寄存器、程序状态寄存器、控制程序的执行流程等知识，有助于arm初学者更清楚地认知他
上传时间： 2017-02-24
上传用户：sclyutian
cpu设计实例mips。MIPSI指令集32位CPU （1）MiniCore设计实例全32位操作，32个32位通用寄存器，所有指令和地址全为32位 （2）静态流水线（3～5级） （3）Forwarding技术 （4）片内L1 Cache，指令、数据各4KByte，硬件初始化 （5）没有TLB，但系统控制协处理器（CP0）具有除页面映射外的全部功能
上传时间： 2013-12-02
上传用户：xiaodu1124
于表示将在读密码或账号需要记录，小于表示没有读取密码或账号无需记录 40032F：0F8652000000 JNA 400387；无需记录则跳转 400335：60 PUSHAD；保存16个通用寄存器的值
上传时间： 2017-08-14
上传用户：wys0120
通用寄存器的部分代码 LIBRARY IEEE USE IEEE.STD_LOGIC_1164.ALL ENTITY traffic IS PORT(clk,sm,sb:IN bit mr,my,mg,br,by,bg:OUT bit ) END traffic
上传时间： 2020-03-25
上传用户：lchen
通用异步收发器(Universal Asynchronous Receiver Transmitter，UART)是一种能同时支持短距离和长距离数据传输的串行通信接口，被广泛应用于微机和外设之间的数据交换。像8251、NS8250、NS16550等都是常用的UART芯片，但是这些专用的串行接口芯片的缺点是数据传输速率比较慢，难以满足高速率数据传输的场合，而更重要的就是它们都具有不可移植性，因此要利用这些芯片来实现PC机和FPGA芯片之间的通信，势必会增加接口连线的复杂程度以及降低整个系统的稳定性和有效性。 本课题就是针对UART的特点以及FPGA设计具有可移植性的优势，提出了一种基于FPGA芯片的嵌入式UART设计方法，其中主要包括状态机的描述形式以及自顶向下的设计方法，利用硬件描述语言来编制UART的各个子功能模块以及顶层模块，之后将其集成到FPGA芯片的内部，这样不仅能解决传统UART芯片的缺点而且同时也使整个系统变得更加具有紧凑性以及可靠性。 本课题所设计的LIART支持标准的RS-232C传输协议，主要设计有发送模块、接收模块、线路控制与中断仲裁模块、Modem控制模块以及两个独立的数据缓冲区FIFO模块。该模块具有可变的波特率、数据帧长度以及奇偶校验方式，还有多种中断源、中断优先级、较强的抗干扰数据接收能力以及芯片内部自诊断的能力，模块内分开的接收和发送数据缓冲寄存器能实现全双工通信。除此之外最重要的是利用IP模块复用技术设计数据缓冲区FIFO，采用两种可选择的数据缓冲模式。这样既可以应用于高速的数据传输环境，也能适合低速的数据传输场合，因此可以达到资源利用的最大化。 在具体的设计过程中，利用Synplify Pro综合工具、ModelSim仿真工具、ISE集成的软件开发环境中对各个功能模块进行综合优化、仿真验证以及下载实现。各项数据结果表明，本课题中所设计的UART满足预期设计目标。
上传时间： 2013-08-02
上传用户：rocketrevenge
