数字锁相环路原理与应用:全数字锁相环。根据本资料可以自己编写代码在计算机上模拟实现。
上传时间： 2016-11-01
上传用户：edisonfather
使用改进的COSTAS环实现锁相环（PLL），应用于高动态的数字化接收系统
上传时间： 2014-01-05
上传用户：Andy123456
X28xx功能单元使用.doc 例1、初始化锁相环及外设时钟函数 例2、.cmd格式文件举例 例3、定时器中断应用举例 例4、利用事件管理器输出多种频率的正弦信号输出例程 例5、SPI和DAC TLV 5617接口例程 例6、CAN总线消息发送例程 例7、使用FIFO缓冲发送数据 例8、使用FIFO缓冲接收数据 例9、ADC应用举例
上传时间： 2016-11-14
上传用户：hasan2015
1、数字锁相环的单片机代码。 2、单片机与数字锁相环MC145152的应用系统的设计与实现。
上传时间： 2016-11-26
上传用户：410805624
收集的数字锁相环设计相关文章多篇.主要采用VHDL语言进行设计.
上传时间： 2014-12-07
上传用户：kytqcool
可以实现自动锁相环功能的C源程序代码模块，
上传时间： 2013-12-03
上传用户：1079836864
锁相环一阶环的设计的仿真。自动画出线性和非线性的仿真结果
上传时间： 2013-12-18
上传用户：baiom
pll 的64倍频 锁相环技术用 实现倍频 从而达到对频率的分频
上传时间： 2017-01-03
上传用户：yd19890720
小数分频技术解决了锁相环频率合成器中的频率分辨率和转换时间的矛盾, 但是却引入了严重的相位噪声, 传统的相位补偿方法由于对Aö D 等数字器件的要求很高并具有滞后性实现难度较大。$2 调制器对噪声具有整形的功 能, 因而将多阶的$2 调制器用于小数分频合成器中可以很好地解决他的相位噪声的问题, 大大促进了小数分频技术的 发展和应用。文章最后给出了在GHz 量级上实现的这种新型小数分频合成器的应用电路, 并测得良好的相噪性能。
上传时间： 2017-01-04
上传用户：498732662
数字鉴相器,数字锁相环频率合成系统FPGA的实现,很有借鉴价值
上传时间： 2017-01-08
上传用户：cursor
