虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

路由优化

  • Keil C编译器编程规则和代码优化

    本内容介绍了Keil C编译器编程规则和代码优化,要实用好单片机就必须清楚它的内部结构组织结构,无论是在芯片的选择还是代码的编写

    标签: Keil C编译器 编程 代码

    上传时间: 2013-10-16

    上传用户:yuanxiaoqiang

  • 用SPI优化单片机的串行显示系统

    在单片机应用系统中,用户必须时刻掌握系统的运行状况及某些重要的过程信息,即用户必须通过显示系统获取当前单片机的运行情况,因此显示技术是单片机的重要组成部分。在实际应用中,为了节约端口资源和整机成本,通常采用单片机的通用串行口、8位移位寄存多闪烁现象越严重。本文介绍一种利用SPI器件优化单片机显示系统的方法,该方法克服了一般显示方法的以上两个缺点,具有一定的实用性。器74LS164及LED数码管构成串行动态显示系统,该系统一定程度优化了显示输出通道对单片机I/O端口的占用数量,但它仍需大量(几个LED就占用几条I/O口线)的I/O端口作LED片选,同时由于74LS164本身未提供输出允许端,单片机送来的串行数据从高位LED移向低位LED的过程中,会出现LED本应熄灭的笔划发光而形成闪烁现象,且LED数越多闪烁现象越严重。本文介绍一种利用SPI器件优化单片机显示系统的方法,该方法克服了一般显示方法的以上两个缺点,具有一定的实用性。

    标签: SPI 单片机 串行显示

    上传时间: 2013-10-30

    上传用户:asdstation

  • c51开发串行总线程序的优化

    介绍了用C51编程时的一些常用优化方法,同时提出了用C51开发PC总线和SPI总线等串行总线的优化方案,并给出了优化后的数据传输源程序,该方案在Keil仿真器上验证并通过。结果表明该优化方案不但缩短了机器代码的长度,而且提高了代码的运行速度,使代码的执行效率与汇编语言相当,同时也为其它常用串行总线的高级语言开发提供了可行的优化方案。

    标签: c51 串行总线 程序

    上传时间: 2013-11-06

    上传用户:392210346

  • 代码优化的文档

    代码优化的文档 同样的事情,方法不一样效果。比如,汽车引擎,可以让你的速度超越马车,却无法 以让你的速度超越马车,涡轮引擎,可以轻松 超越音速;

    标签: 代码 文档

    上传时间: 2013-11-09

    上传用户:zhangjinzj

  • 基于TMS320DM3730的H.264编码器移植与优化方法

    提出了一种在TI公司高性能数字信号处理器TMS320DM3730上进行H.264编码器(即x264编码器)移植与优化的方法,详细描述了在CCS4.2开发平台上进行x264编码器移植工作的基本原理和需要注意的问题。为了提高编码速度,针对DM3730处理器的结构特点,对x264编码器进行了优化,主要方法包括编译器优化、内存优化、C语言代码优化及汇编代码优化。对x264编码器进行的CIF格式编码测试结果表明,在均值信噪比略微降低的前提下,编码速度得到了显著提高,因此获得了更优的编码效率。

    标签: 3730 TMS 320 264

    上传时间: 2013-10-30

    上传用户:evil

  • 一种在FPGA上实现的FIR滤波器的资源优化算法

    在数字滤波器中,FIR滤波器是一种结构简单且总是稳定的滤波器,同时也只有FIR滤波器拥有线性相位的特性。传统的直接型滤波器运算速度过慢,而改进型的DA结构的滤波器需要过高的芯片面积消耗大量的逻辑资源很难达到运算速度以及逻辑资源节约的整体优化。本文提出了一种基于RAG算法的FIR滤波器,与传统的基于DA算法的滤波器结构的滤波器相比,RAG算法简化了FIR滤波器乘法模块的结构,减少了逻辑资源的消耗和硬件实现面积,提高了计算速度。本文设计的16阶FIR滤波器用VerilogHDL进行描述,并综合到Altera公司的CycloneⅡ系列FPGA中。仿真实验表明基于RAG算法的FIR滤波器达到了逻辑资源的节约和运算速度的提高的整体优化效果。

    标签: FPGA FIR 滤波器 优化算法

    上传时间: 2014-12-28

    上传用户:feilinhan

  • Xilinx UltraScale:为您未来架构而打造的新一代架构

      Xilinx UltraScale™ 架构针对要求最严苛的应用,提供了前所未有的ASIC级的系统级集成和容量。    UltraScale架构是业界首次在All Programmable架构中应用最先进的ASIC架构优化。该架构能从20nm平面FET结构扩展至16nm鳍式FET晶体管技术甚至更高的技术,同 时还能从单芯片扩展到3D IC。借助Xilinx Vivado®设计套件的分析型协同优化,UltraScale架构可以提供海量数据的路由功能,同时还能智能地解决先进工艺节点上的头号系统性能瓶颈。 这种协同设计可以在不降低性能的前提下达到实现超过90%的利用率。   UltraScale架构的突破包括:   • 几乎可以在晶片的任何位置战略性地布置类似于ASIC的系统时钟,从而将时钟歪斜降低达50%   • 系统架构中有大量并行总线,无需再使用会造成时延的流水线,从而可提高系统速度和容量   • 甚至在要求资源利用率达到90%及以上的系统中,也能消除潜在的时序收敛问题和互连瓶颈   • 可凭借3D IC集成能力构建更大型器件,并在工艺技术方面领先当前行业标准整整一代   • 能在更低的系统功耗预算范围内显著提高系统性能,包括多Gb串行收发器、I/O以及存储器带宽   • 显著增强DSP与包处理性能   赛灵思UltraScale架构为超大容量解决方案设计人员开启了一个全新的领域。

    标签: UltraScale Xilinx 架构

    上传时间: 2013-11-17

    上传用户:皇族传媒

  • FPGA功耗优化

    FPGA功耗优化

    标签: FPGA 功耗优化

    上传时间: 2014-12-28

    上传用户:2218870695

  • Altera_CPLD的资源优化

    04_Altera_CPLD的资源优化

    标签: Altera_CPLD 资源

    上传时间: 2013-11-16

    上传用户:wtrl

  • Altera_FPGA的资源优化

    03_Altera_FPGA的资源优化

    标签: Altera_FPGA 资源

    上传时间: 2013-11-21

    上传用户:dumplin9