IIR数字滤波器的FPGA实现(图),初学者适用
标签: FPGA IIR 数字滤波器
上传时间: 2013-08-27
上传用户:781354052
提出了一种基于FPGA的高阶高速F IR滤波器的设计与实现方法。通过一个169阶的均方根\r\n升余弦滚降滤波器的设计,介绍了如何应用流水线技术来设计高阶高速F IR滤波器,并且对所设计的\r\nFIR滤波器性能、资源占用进行了分析。
标签: FPGA 滤波器 实现方法
上传时间: 2013-08-31
上传用户:小火车啦啦啦
VHDL语言编写的FIR滤波器源码\r\n对于嵌入式设计者有很好的指导作用\r\n
标签: VHDL FIR 语言 编写
上传时间: 2013-09-03
上传用户:kaje
数字滤波器的FPGA实现,verilogHDL
标签: verilogHDL FPGA 数字滤波器
上传时间: 2013-09-05
上传用户:雨出惊人love
基于DSP的FIR线性相位滤波器的设计
标签: DSP FIR 线性 相位
上传时间: 2013-10-11
上传用户:zfyiaaa
低通滤波器设计
标签: 巴特沃斯 低通滤波器
上传时间: 2014-12-23
上传用户:frank1234
分析了数字滤波器的原理,介绍了采用窗体函数法完成FIR数字滤波器,包括MATLAB仿真和DSP的实现方法。通过MATLAB仿真验证了所设计的滤波器具有良好的滤波功能,以TMS320F2812DSP为核心器件,用DSP控制器来实现FFT算法完成多点、实时控制。实验结果表明,该设计性能稳定、效果良好、实用性强。
标签: MATLAB FIR DSP 数字滤波器
上传时间: 2013-10-15
上传用户:lbbyxmoran
基于CSMC的0.5 μmCMOS工艺,设计了一个高增益、低功耗、恒跨导轨到轨CMOS运算放大器,采用最大电流选择电路作为输入级,AB类结构作为输出级。通过cadence仿真,其输入输出均能达到轨到轨,整个电路工作在3 V电源电压下,静态功耗仅为0.206 mW,驱动10pF的容性负载时,增益高达100.4 dB,单位增益带宽约为4.2 MHz,相位裕度为63°。
标签: CMOS 增益 低功耗 轨到轨
上传时间: 2013-11-04
上传用户:xlcky
Filter_Solutions_2009中文教程——低通滤波器设
标签: Filter_Solutions 2009 教程 低通
上传用户:xywhw1
FIR滤波器的仿真
标签: 冲激响应 仿真研究 滤波器
上传时间: 2013-11-13
上传用户:完玛才让