虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

贴片元器件(密引脚IC)焊接教程

  • Spartan-3E 中文介绍(包括图解、功能介绍、使用方法、锁管脚等)

    Spartan-3E 中文介绍(包括图解、功能介绍、使用方法、锁管脚等)

    标签: Spartan 图解 管脚

    上传时间: 2017-08-03

    上传用户:515414293

  • GPS中RF模块(SIGe)的引脚与外部电路的详细说明

    GPS中RF模块(SIGe)的引脚与外部电路的详细说明

    标签: SIGe GPS RF模块 引脚

    上传时间: 2017-09-02

    上传用户:sk5201314

  • 中国石化加油IC卡工程加油站卡机联动电脑加油机与监控PC机通讯数据接口协议( 试行稿V1.1 )

    中国石化加油IC卡工程加油站卡机联动电脑加油机与监控PC机通讯数据接口协议( 试行稿V1.1 )

    标签: IC卡 工程 加油站 加油机 PC机 协议 数据接口 监控

    上传时间: 2017-02-21

    上传用户:wangbo309

  • 非接触式电子体温计(额温枪)PCB+程序源码

    采用瑞萨16-bit MCU R7F0C002(48引脚, 24MHz主频), 利用I/O端口、 TAU、 RTC、 CSI、 LCD等功能模块,通过测量人体额头的热辐射来显示被测对象的体温。一键测量,操作简便。对额头测量,不接触人体皮肤,避免交叉感染。测量时间小于1秒,测量误差≤±0.6 ℃ 。LCD显示温度数据,内设报警温度。体温模式下,温度大于37℃, 蜂鸣器报警。电池供电,通过按键切换测量模式和待机模式。在测量模式下,超过30秒不使用,自动进入待机模式。 

    标签: 额温枪 体温计 pcb 程序

    上传时间: 2022-05-31

    上传用户:

  • RX8025T官网手册中引脚、电路图、时序存在的问题

    RX8025 手册好像不太严谨,有问题如下:一.《RX-8025T 使用说明》的第2 页的引脚(图1)与《RX8025T 规格书》的引脚(图2)中的第12 脚功能不一。图1图2二. 《RX-8025T 使用说明》中的电路图有问题电路图中的R2 R3 应该接+5V 。三.《RX-8025T 使用说明》中的时序图没有写明时间时序图中没说明Tlow 和Thigh 等等的时间。四. 《RX-8025T 使用说明》没说明寄存器中(—)表示什么意思。

    标签: rx8025t

    上传时间: 2022-06-19

    上传用户:1208020161

  • RTD2660-液晶驱动IC引脚功能

    RTD2660-液晶驱动IC引脚功能                       

    标签: rtd2660 液晶

    上传时间: 2022-07-12

    上传用户:zhaiyawei

  • Verilog_HDL的基本语法详解(夏宇闻版)

            Verilog_HDL的基本语法详解(夏宇闻版):Verilog HDL是一种用于数字逻辑电路设计的语言。用Verilog HDL描述的电路设计就是该电路的Verilog HDL模型。Verilog HDL既是一种行为描述的语言也是一种结构描述的语言。这也就是说,既可以用电路的功能描述也可以用元器件和它们之间的连接来建立所设计电路的Verilog HDL模型。Verilog模型可以是实际电路的不同级别的抽象。这些抽象的级别和它们对应的模型类型共有以下五种:   系统级(system):用高级语言结构实现设计模块的外部性能的模型。   算法级(algorithm):用高级语言结构实现设计算法的模型。   RTL级(Register Transfer Level):描述数据在寄存器之间流动和如何处理这些数据的模型。   门级(gate-level):描述逻辑门以及逻辑门之间的连接的模型。   开关级(switch-level):描述器件中三极管和储存节点以及它们之间连接的模型。   一个复杂电路系统的完整Verilog HDL模型是由若干个Verilog HDL模块构成的,每一个模块又可以由若干个子模块构成。其中有些模块需要综合成具体电路,而有些模块只是与用户所设计的模块交互的现存电路或激励信号源。利用Verilog HDL语言结构所提供的这种功能就可以构造一个模块间的清晰层次结构来描述极其复杂的大型设计,并对所作设计的逻辑电路进行严格的验证。   Verilog HDL行为描述语言作为一种结构化和过程性的语言,其语法结构非常适合于算法级和RTL级的模型设计。这种行为描述语言具有以下功能:   · 可描述顺序执行或并行执行的程序结构。   · 用延迟表达式或事件表达式来明确地控制过程的启动时间。   · 通过命名的事件来触发其它过程里的激活行为或停止行为。   · 提供了条件、if-else、case、循环程序结构。   · 提供了可带参数且非零延续时间的任务(task)程序结构。   · 提供了可定义新的操作符的函数结构(function)。   · 提供了用于建立表达式的算术运算符、逻辑运算符、位运算符。   · Verilog HDL语言作为一种结构化的语言也非常适合于门级和开关级的模型设计。因其结构化的特点又使它具有以下功能:   - 提供了完整的一套组合型原语(primitive);   - 提供了双向通路和电阻器件的原语;   - 可建立MOS器件的电荷分享和电荷衰减动态模型。   Verilog HDL的构造性语句可以精确地建立信号的模型。这是因为在Verilog HDL中,提供了延迟和输出强度的原语来建立精确程度很高的信号模型。信号值可以有不同的的强度,可以通过设定宽范围的模糊值来降低不确定条件的影响。   Verilog HDL作为一种高级的硬件描述编程语言,有着类似C语言的风格。其中有许多语句如:if语句、case语句等和C语言中的对应语句十分相似。如果读者已经掌握C语言编程的基础,那么学习Verilog HDL并不困难,我们只要对Verilog HDL某些语句的特殊方面着重理解,并加强上机练习就能很好地掌握它,利用它的强大功能来设计复杂的数字逻辑电路。下面我们将对Verilog HDL中的基本语法逐一加以介绍。

    标签: Verilog_HDL

    上传时间: 2013-11-23

    上传用户:青春给了作业95

  • Verilog_HDL的基本语法详解(夏宇闻版)

            Verilog_HDL的基本语法详解(夏宇闻版):Verilog HDL是一种用于数字逻辑电路设计的语言。用Verilog HDL描述的电路设计就是该电路的Verilog HDL模型。Verilog HDL既是一种行为描述的语言也是一种结构描述的语言。这也就是说,既可以用电路的功能描述也可以用元器件和它们之间的连接来建立所设计电路的Verilog HDL模型。Verilog模型可以是实际电路的不同级别的抽象。这些抽象的级别和它们对应的模型类型共有以下五种:   系统级(system):用高级语言结构实现设计模块的外部性能的模型。   算法级(algorithm):用高级语言结构实现设计算法的模型。   RTL级(Register Transfer Level):描述数据在寄存器之间流动和如何处理这些数据的模型。   门级(gate-level):描述逻辑门以及逻辑门之间的连接的模型。   开关级(switch-level):描述器件中三极管和储存节点以及它们之间连接的模型。   一个复杂电路系统的完整Verilog HDL模型是由若干个Verilog HDL模块构成的,每一个模块又可以由若干个子模块构成。其中有些模块需要综合成具体电路,而有些模块只是与用户所设计的模块交互的现存电路或激励信号源。利用Verilog HDL语言结构所提供的这种功能就可以构造一个模块间的清晰层次结构来描述极其复杂的大型设计,并对所作设计的逻辑电路进行严格的验证。   Verilog HDL行为描述语言作为一种结构化和过程性的语言,其语法结构非常适合于算法级和RTL级的模型设计。这种行为描述语言具有以下功能:   · 可描述顺序执行或并行执行的程序结构。   · 用延迟表达式或事件表达式来明确地控制过程的启动时间。   · 通过命名的事件来触发其它过程里的激活行为或停止行为。   · 提供了条件、if-else、case、循环程序结构。   · 提供了可带参数且非零延续时间的任务(task)程序结构。   · 提供了可定义新的操作符的函数结构(function)。   · 提供了用于建立表达式的算术运算符、逻辑运算符、位运算符。   · Verilog HDL语言作为一种结构化的语言也非常适合于门级和开关级的模型设计。因其结构化的特点又使它具有以下功能:   - 提供了完整的一套组合型原语(primitive);   - 提供了双向通路和电阻器件的原语;   - 可建立MOS器件的电荷分享和电荷衰减动态模型。   Verilog HDL的构造性语句可以精确地建立信号的模型。这是因为在Verilog HDL中,提供了延迟和输出强度的原语来建立精确程度很高的信号模型。信号值可以有不同的的强度,可以通过设定宽范围的模糊值来降低不确定条件的影响。   Verilog HDL作为一种高级的硬件描述编程语言,有着类似C语言的风格。其中有许多语句如:if语句、case语句等和C语言中的对应语句十分相似。如果读者已经掌握C语言编程的基础,那么学习Verilog HDL并不困难,我们只要对Verilog HDL某些语句的特殊方面着重理解,并加强上机练习就能很好地掌握它,利用它的强大功能来设计复杂的数字逻辑电路。下面我们将对Verilog HDL中的基本语法逐一加以介绍。

    标签: Verilog_HDL

    上传时间: 2014-12-04

    上传用户:cppersonal

  • 电动车从起跑线出发(车体不得超过起跑线)

    电动车从起跑线出发(车体不得超过起跑线),沿引导线到达B点。在“直道区”铺设的白纸下沿引导线埋有1~3块宽度为15cm、长度不等的薄铁片。电动车检测到薄铁片时需立即发出声光指示信息,并实时存储、显示在“直道区”检测到的薄铁片数目。 (2)电动车到达B点以后进入“弯道区”,沿圆弧引导线到达C点(也可脱离圆弧引导线到达C点)。C点下埋有边长为15cm的正方形薄铁片,要求电动车到达C点检测到薄铁片后在C点处停车5秒,停车期间发出断续的声光信息。 (3)电动车在光源的引导下,通过障碍区进入停车区并到达车库。电动车必须在两个障碍物之间通过且不得与其接触。 (4)电动车完成上述任务后应立即停车,但全程行驶时间不能大于90秒,行驶时间达到90秒时必须立即自动停车。

    标签: 电动车

    上传时间: 2014-01-24

    上传用户:xiaodu1124

  • 电动车从起跑线出发(车体不得超过起跑线)

    电动车从起跑线出发(车体不得超过起跑线),沿引导线到达B点。在“直道区”铺设的白纸下沿引导线埋有1~3块宽度为15cm、长度不等的薄铁片。电动车检测到薄铁片时需立即发出声光指示信息,并实时存储、显示在“直道区”检测到的薄铁片数目。 (2)电动车到达B点以后进入“弯道区”,沿圆弧引导线到达C点(也可脱离圆弧引导线到达C点)。C点下埋有边长为15cm的正方形薄铁片,要求电动车到达C点检测到薄铁片后在C点处停车5秒,停车期间发出断续的声光信息。 (3)电动车在光源的引导下,通过障碍区进入停车区并到达车库。电动车必须在两个障碍物之间通过且不得与其接触。 (4)电动车完成上述任务后应立即停车,但全程行驶时间不能大于90秒,行驶时间达到90秒时必须立即自动停车。

    标签: 电动车

    上传时间: 2014-01-24

    上传用户:ommshaggar