制作DS18B20数字温度计,2个数码管显示。精确到1°C。 DS18B20引脚定义： (1)DQ为数字信号输入/输出端；(需要加个上拉电阻加到电源上） (2)GND为电源地； (3)VDD为外接供电电源输入端（在寄生电源接线方式时接地）。
上传时间： 2013-12-16
上传用户：pkkkkp
采用纳瓦技术的8/14引脚闪存8位CMOS单片机 PIC12F635/PIC16F636/639数据手册 目录1.0 器件概述 2.0 存储器构成3.0 时钟源4.0 I/O 端口 5.0 Timer0 模块6.0 具备门控功能的Timer1 模块 7.0 比较器模块8.0 可编程低压检测（PLVD）模块9.0 数据EEPROM 存储器10.0 KeeLoq® 兼容加密模块 11.0 模拟前端（AFE）功能说明 （仅限PIC16F639）12.0 CPU 的特殊功能13.0 指令集概述14.0 开发支持15.0 电气特性16.0 DC 和AC 特性图表17.0 封装信息Microchip 网站变更通知客户服务客户支持读者反馈表 附录A： 数据手册版本历史产品标识体系全球销售及服务网点
上传时间： 2013-11-17
上传用户：qlpqlq
6引脚8位闪存单片机 PIC10F200/202/204/206数据手册 目录1.0 器件概述2.0 PIC10F200/202/204/206 器件种类3.0 架构概述4.0 存储器构成5.0 I/O 端口6.0 Timer0 模块和TMR0 寄存器（PIC10F200/202）7.0 Timer0 模块和TMR0 寄存器（PIC10F204/206）8.0 比较器模块9.0 CPU 的特性10.0 指令集汇总11.0 开发支持 12.0 电气规范 13.0 DC 及AC 特性图表14.0 封装信息 索引 客户支持 变更通知客户服务 读者反馈表 产品标识体系
上传时间： 2013-10-09
上传用户：chenhr
MCS-51单片机引脚功能教学方法: 讲授法授课时数: 2学时教学目的1、 掌握MCS-51单片机引脚的功能2、 掌握MCS-51单片机引脚的使用教学重点、难点：MCS-51单片机引脚的使用主要教学内容（提纲）：MCS-51单片机引脚及功能讲授要点第二章 MCS-51单片机结构原理 单片机硬件结构•内部结构•引脚功能•内存的配置 •CPU时序•I / O接口 §2-1 概述Intel MCS-51 系列单片机三个版本：8031、8051、8751（8位机） （表2-1 P14 程序内存配置）Intel MCS-96系列机：8096 （16位机）除此之外，Motorla公司、Zilog公司、Mcrochip ……相继推出产品，各系列产品内部功能、单元组成、指令系统不尽相同。Intel公司单片机问世早，系列齐全，兼容性强，所以得到广泛使用。 51子系列：8031、8051、8751MCS-51系列52子系列：8032、8052 无 有 ROM ROM §2-2 MCS-51单片机内部结构及引脚
上传时间： 2014-12-19
上传用户：debuchangshi
通过查看LPC3220和LPC3250相关的用户手册，发现LPC3250在功能上向下兼容LPC3220，其中LPC3220相对于LPC3250缺少了LCD控制器和以太网控制器，并且LPC3220的内部SRAM是LPC3250的一半（这对引脚没有影响）。
上传时间： 2013-10-15
上传用户：半熟1994
IC卡操作软件:AT88SCl604芯片的操作模式有五种。它们是通过配PGM、RST、CLK等引脚信号及内部地址计数器(IAC)的状态组合来实现。 (1) 芯片复位操作： AT88SCl604有两种复位方式:上电复位和控制复位。 上电复位： 上电复位是当芯片加电时的最初状态。上电复位属于芯片 内部复位。它将使芯片内部所有的隐含标志复位到"0"状态。并使地址计数器复位到0位。 控制复位： 当CLK为低时，在RST脚上的一个下降沿将便芯片产生复位操作。 控制复位是将地址计数器复位到0位，而不影响任何内部标志的状态。
上传时间： 2015-03-27
上传用户：我们的船长
介绍ISO7816－4及中国金融集成电路（IC）卡规范所规定的T=0协议的CPU卡与终端之间的接口特性和传输协议，及以C51语言设计的CPU卡复位、下电及读写程序。
上传时间： 2013-12-16
上传用户：xinzhch
用8051单片机来驱动的2.0吋TFT屏（S6D0118的IC）
上传时间： 2013-12-17
上传用户：赵云兴
"工程师硬件使用手册"此书使你工作轻轻松松查询各种常用电子线路及电子元器件引脚符号!
上传时间： 2015-08-06
上传用户：aeiouetla
MSP430把nRF905的“TRX_CE”引脚置为高电平，“TX_CE引脚拉为低电平后就刻蚀结社数据，本设计中CPU在设定的35s内一直判断Nrf9051“DR”引脚是否便变高个，若为高则证明接收到了有效数据，可以退出接收模式，弱一致没有接受2到，待时间到时也退出接接受是模块，退出后在待机模块，CPU通过SPI总线把NRF905内部的接收数据寄存器中数据读出，即接收道德有效数据。 便携接受部分程序时，有一点应该注意，很多资料中都没有提到，就是CPU在MOSI信号线上发出读命令字节后“MISO”信号线上nRF905会自动返回一字节数据，本本身的状态寄存器信息，后续的接收数据并不会自动跟着输出，只有CPU在MOSI上输出一个字节（可以是随意值），nRF905才会在“MISO”上返回一个字节，CPU再发，nRF905再满会，直到读完为止。
上传时间： 2014-11-26
上传用户：jhksyghr
