用VHDL写的数字锁相环程序 pll.vhd为源文件 pllTB.vhd为testbench
标签： vhd testbench pllTB VHDL
上传时间： 2014-01-20
上传用户：zwei41
锁相环程序，用MATLAB 编写，用来防真琐相环的工作过程。有学习价值
标签： 锁相环 程序
上传时间： 2015-03-31
上传用户：zhangzhenyu
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛，本例用VHDL描述了一个锁相环作为参考，源码已经调试过。编译器synplicty.Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF
标签： PLL 数字锁相环 接收 数字
上传时间： 2013-12-31
上传用户：hphh
三洋锁相环IC L72130的收音搜台驱动代码，
标签： L72130 三洋 锁相环 收音
上传时间： 2015-04-12
上传用户：comua
数字锁相环DPLL实例程序，帮助理解PLL的结构和详细原理
标签： DPLL 数字锁相环 实例程序
上传时间： 2014-08-14
上传用户：saharawalker
采用4046实现的10m以下信号的锁相环 电路图。
标签： 4046 10m 信号 锁相环
上传时间： 2013-12-18
上传用户：pkkkkp
数字锁相环DPLL源程序，用cpld编写，展开后文件比较多，大家请耐心使用。谢谢，多多支持
标签： DPLL 数字锁相环 源程序
上传时间： 2013-12-20
上传用户：zl5712176
二阶锁相环Matlab仿真代码，如入两路信号和信噪比，输出锁相以后的信号。可以仿真初始频差，和频率斜升的情况
标签： Matlab 二阶 锁相环 仿真
上传时间： 2015-05-14
上传用户：qlpqlq
锁相环设计文档和一个可执行文件
标签： 锁相环 文档 可执行文件
上传时间： 2013-12-05
上传用户：waitingfy
用verilog语言编写的全数字锁相环的源代码,基于fpga平台
标签： verilog fpga 语言 编写
上传时间： 2015-06-13
上传用户：wanqunsheng
