FPGA设计全流程十分钟学会Xilinx FPGA 设计
标签： FPGA Xilinx 流程 十分
上传时间： 2013-08-14
上传用户：klin3139
介绍了FPGA设计全流程：Modelsim>>Synplify.Pro>>ISE
标签： Modelsim Synplify FPGA ISE
上传时间： 2013-08-15
上传用户：稀世之宝039
一种基于FPGA 实现的全并行结构FFT 设计方法，采用全并行加流水结构, 可在一个时钟节拍内完成32 点FFT 运算的功能, 设计最高运算速度可达11ns
标签： FPGA FFT 并行 设计方法
上传时间： 2013-08-16
上传用户：467368609
这是关于如何使用Design Compiler_FPGA Design Flow 软件的说明书。
标签： Design Compiler_FPGA Flow 如何使用
上传时间： 2013-08-20
上传用户：chenxichenyue
FPGA设计全流程：Modelsim>>Synplify.Pro>>ISE\\r\\n第一章 Modelsim编译Xilinx库\\r\\n第二章 调用Xilinx CORE-Generator\\r\\n第三章 使用Synplify.Pro综合HDL和内核\\r\\n第四章 综合后的项目执行\\r\\n第五章 不同类型结构的仿真
标签： FPGA 流程
上传用户：cuibaigao
使用QUARTUS做FPGA开发全流程，适用于初学者
标签： QUARTUS FPGA 流程
上传时间： 2013-08-21
上传用户：feifei0302
Xilinx的FPGA设计全流程
标签： Xilinx FPGA 流程
上传时间： 2013-08-26
上传用户：as275944189
全是FPGA的例子 对大家应该有好处 大家赶快下把 知识不等人
标签： FPGA 家
上传时间： 2013-08-30
上传用户：lgd57115700
本文：采用了FPGA方法来模拟高动态(Global Position System GPS)信号源中的C／A码产生器。C／A码在GPS中实现分址、卫星信号粗捕和精码(P码)引导捕获起着重要的作用，通过硬件描述语言VERILOG在ISE中实现电路生成，采用MODELSIM、SYNPLIFY工具分别进行仿真和综合。
标签： FPGA GPS 模拟 动态
上传时间： 2013-08-31
上传用户：pwcsoft
摘要本文介绍了一种用CPLD设计GPS数字通道相关器中C／A码产生嚣的方法，详细分析了设计原理并给出了相应的仿真结果．这种设计方法已在我们研制的GPS，GLONASS兼容机中得到实际应用。
标签： CPLD GPS 数字
上传时间： 2013-09-01
上传用户：wangdean1101
