本文件是利用verilog实现的3-8译码器
标签: verilog 译码器
上传时间: 2013-12-16
上传用户:ecooo
hafuman编码译码器,用c语言来实现的哈夫曼编码译码器
标签: hafuman 编码译码器
上传时间: 2016-08-25
上传用户:xz85592677
<Verilog HDL 语言编程》 RS(204,188)译码器的设计
标签: Verilog HDL 204 188
上传时间: 2013-11-30
上传用户:lizhen9880
ldpc译码器 目前通信系统中很多标准都在采用ldpc码,所以他很重要
标签: ldpc 译码器 标准 通信系统
上传时间: 2016-09-19
适合高速Viterbi译码器的hdl的设计与实现
标签: Viterbi hdl 译码器
上传时间: 2014-01-19
上传用户:aeiouetla
基于XilinxFPGA的高速Viterbi回溯译码器
标签: XilinxFPGA Viterbi 译码器
上传时间: 2014-01-17
上传用户:yyyyyyyyyy
维特比译码器的asic设计的相关论文
标签: asic 译码器 论文
上传时间: 2014-01-09
上传用户:wys0120
reed-solomon译码器。共有7个文件,分别为译码器的7个模块。
标签: reed-solomon 译码器
上传时间: 2016-09-24
上传用户:731140412
3-8译码器地简单实现,采用QUARTUSii5.0环境编译
标签: 译码器
上传时间: 2016-09-30
上传用户:rishian
就是个译码器,用cpld实现的译码器是verilog写的
上传时间: 2013-12-19
上传用户:as275944189