虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

识别码

  • 2005年全国电子大赛作品文集含源码.rar

    2005年全国电子大赛作品文集含源码;2005年全国电子大赛作品文集含源码

    标签: 2005 全国电子 大赛

    上传时间: 2013-06-30

    上传用户:fallen_leaves

  • ucosII在ATmega16上的移植源码.rar

    基于AVR系列的小操作系统ucosII在ATmega16上的移植源码.rar

    标签: ucosII ATmega 16

    上传时间: 2013-07-19

    上传用户:chfanjiang

  • C语言实战105例源码.zip

    C语言实战105例源码,是初学者不可多得的好资料

    标签: 105 zip C语言 源码

    上传时间: 2013-04-24

    上传用户:yangzhiwei

  • CRC16校验码计算器v1.2.rar

    modbus-rtx crc16校验码

    标签: CRC 16 校验码

    上传时间: 2013-06-20

    上传用户:dongqiangqiang

  • 三个串口助手源码.rar

    串口助手源码 串口助手源码 串口助手源码 串口助手源码

    标签: 串口助手 源码

    上传时间: 2013-04-24

    上传用户:asasasas

  • 超高频射频识别标签基准测试研究.rar

    射频识别(Radio Frequency Identification,RFID)是一种允许非接触式数据采集的自动识别技术。其中工作在超高频(Ultra High Frequency,UHF)频段的无源RFID系统,由于在物流与供应链管理等领域的潜在应用,近年来得到了人们的广泛关注。这种系统所使用的无源标签具有识别距离长、体积小、成本低廉等突出特点。目前在市场上出现了各种品牌型号的UHF RFID无源标签,由于不同品牌型号的标签在设计与制造工艺上的差异,这些标签在性能表现上各不相同,这就给终端用户选择合适自己应用的标签带来了困难。RFID基准测试就是在实际部署RFID系统前对RFID标签的性能进行科学评估的有效手段。然而为了在常规实验室条件下得到准确公正的测试结果,需要对基准测试的性能指标及测试方法学开展进一步的研究。本文正是研究符合EPC Class1 Gen2标准的RFID标签基准测试。 本文首先分析了当前广泛应用的超高频无源RFID标签基准测试性能指标与测试方法上的局限性与不足之处。例如,在真实的应用环境中,由于受到各种环境因素的影响,对同一品牌型号的标签,很难得到一致的识读距离测试结果。另外,在某些测试场景中,使用识读速率作为测试指标,所得到的测试结果数值非常接近,以致分辨度不足以区分不同品牌型号标签的性能差异。在这些分析基础上,本文把路径损耗引入了RFID基准测试,通过有限点的测量与数据拟合分别得到不同类型标签的路径损耗方程,结合读写器天线的辐射方向图,进一步得到各种标签受限于读写器接收灵敏度的覆盖区域。无源标签由于其被动式能量获取方式,其实际工作区域仍然受限于前向链路。本文通过实验测试出这些标签的最小激活功率后,得出了各种标签在一定读写器发射功率下的激活区域。完成这些步骤后,根据这两种区域的交集可以确定标签的工作区域,从而进行标签间的比较并达到基准测试的目的,并能找出限制标签工作范围的瓶颈。 本文最后从功率损耗的角度研究了标签之间的相互干扰,为用户在密集部署RFID标签的场景中设置标签之间的最小间隔距离具有重要的参考意义。

    标签: 超高频 射频识别 基准测试

    上传时间: 2013-04-24

    上传用户:hbsunhui

  • 基于FPGA利用FFT算法实现GPSCA码捕获的研究.rar

    随着中国二代导航系统的建设,卫星导航的应用将普及到各个行业,具有自主知识产权的卫星导航接收机的研究与设计是该领域的一个研究热点。在接收机的设计中,对于成熟技术将利用ASIC芯片进行批量生产,该芯片是专用芯片,一旦制造成型不能改变。但是对于正在研究的接收机技术,特别是在需要利用接收机平台进行提高接收机性能研究时,利用FPGA通用可编程门阵列芯片是非常方便的。在FPGA上的研究成果,一旦成熟可以很方便的移植到ASIC芯片,进行批量生产。本课题就是基于FPGA研究GPS并行捕获技术的硬件电路,着重进行了其中一个捕获通道的设计和实现。 GPS信号捕获时间是影响GPS接收机性能的一个关键因素,尤其是在高动态和实时性要求高的应用中或者对弱GPS信号的捕获方面。因此,本文在滑动相关法基础上引出了基于FFT的并行快速捕获方法,采用自顶向下的方法对系统进行总体功能划分和结构设计,并采用自底向上的方法对系统进行功能实现和验证。 本课题以Xilinx公司的Spartan3E开发板为硬件开发平台,以ISE9.2i为软件开发平台,采用Verilog HDL编程实现该系统。并利用Nemerix公司的GPS射频芯片NJ1006A设计制作了GPS中频信号产生平台。该平台可实时地输出采样频率为16.367MHz的GPS数字中频信号。 本课题主要是基于采样率变换和FFT实现对GPS C/A码的捕获。该算法利用平均采样的方法,将信号的采样率降低到1.024 MHz,在低采样率下利用成熟的1024点FFT IP核对C/A码进行粗捕,给出GPS信号的码相位(精度大约为1/4码片)和载波的多普勒频率,符合GPS后续跟踪的要求。 同时,由于FFT算法是以资源换取时间的方法来提高GPS捕获速度的,所以在设计时,合理地采用FPGA设计思想与技巧优化系统。基于实用性的要求,详细的给出了基于FFT的GPS并行捕获各个模块的实现原理、实现结构以及仿真结果。并达到降低系统硬件资源,能够快速、高效地实现对GPS C/A码捕获的要求。 本研究是导航研究所承担的国家863课题“利用多径信号提高GNSS接收机性能的新技术研究”中关于接收机信号捕获算法的一部分,对接收机的设计具有一定的参考价值。

    标签: GPSCA FPGA FFT

    上传时间: 2013-07-22

    上传用户:user08x

  • UBoot源码分析及在S3C2440的移植过程.rar

    UBoot源码分析及在S3C2440的移植过程

    标签: S3C2440 UBoot 源码分析

    上传时间: 2013-04-24

    上传用户:CETM008

  • 基于FPGA的Turbo码编译码器设计.rar

    作为性能优异的纠错编码,Turbo码自诞生以来就一直受到理论界以及工程应用界的关注。TD—SCDMA是我国拥有自主知识产权的3G通信标准,该标准把Turbo码是作为前向纠错体制,但Turbo码的译码算法比较复杂并且需要多次迭代,这造成Turbo码译码延时大,译码速度慢,因此限制了Turbo码的实际应用。因此有必要研究如何将现有的Turbo码译码算法进行简化,加速,使其转化成为适合在硬件上实现的算法,将实验室的理论研究成果转化成为硬件产品。 论文主要的研究内容有以下两点: 其一,提出信道自适应迭代译码方案。在事先设定最大迭代次数的情况下,自适应Turbo码译码算法能够根据信道的变化自动调整迭代次数。 仿真结果表明:该自适应迭代译码方案能够根据信道的变化自动调整迭代次数,在保证译码性能基本上没有损失的情况下,有效减少译码时间,明显提高译码速度。 其二,根据得到的信道自适应迭代译码方案,借助Xilinx公司Spartan3 FPGA硬件平台,使用Verilog硬件描述语言,将用C/C++语言写成的信道自适应迭代译码算法转化成为硬件设计实现,得到硬件电路,并对得到的译码器硬件电路进行测试。 测试结果表明:随着信道的变化,硬件电路的译码速度也随之自动变化,信噪比越高译码速度越快,并且硬件译码器性能(误比特率)与实验仿真基本一致。

    标签: Turbo FPGA 编译码器

    上传时间: 2013-05-31

    上传用户:huyiming139

  • 基于DSP和FPGA的车牌识别系统设计及实现.rar

    随着我国国民经济的高速发展,国内高速公路、城市道路、停车场建设越来越多,对交通控制、安全管理的要求也日益提高,智能交通系统( IntelligentTransportation Systems,简称ITS)已成为当前交通管理发展的主要方向,而车牌识别系统(License Plate Recognition System,简称LPRS)技术作为智能交通系统的核心,起着举足轻重的作用,可以被广泛地应用于高速公路自动收费(ElectronicToll Collection,简称ETC)、停车场安全管理、被盗车辆的追踪、车流统计等。 目前,车牌识别系统大多都是基于PC平台的,其优势是实现容易,但是成本高、实时性不强、稳定性不高等缺点使其不能广泛推广。为了克服以上的缺点,且满足识别速度和识别率的要求,本文在原有车牌识别硬件系统设计的基础上做了一定的改进(原系统在图像采集、接口通信、系统稳定、脱机工作等方面存在一定问题),与团队成员一起设计出了新的车牌识别硬件系统,采用单DSP+FPGA和双DSP+FPGA双板子的方式来共同实现(本人负责单DSP+FPGA的原理图和PCB绘制,另一成员负责双DSP+FPGA的原理图和PCB绘制)。 本文所涉及的该车牌硬件系统,主要工作由以下几个部分组成: 1.团队共同完成了新车牌识别系统的硬件设计,采用两个板子实现。其中,本人负责单DSP+FPGA板子绘制。 2.团队一起完成了整个系统的硬件电路调试。主要分为如下模块进行调试:电源,DSP,FPGA,SAA7113H视频解码器,LCD液晶显示和UART接口等。 3.负责完成了整个系统的DSP应用程序设计。采用DSP/BIOS操作系统来构建系统的框架,添加了多个任务对象进行管理系统的调度;用CSL编写了DSP上的底层驱动:完成了车牌识别算法在DSP上的移植与优化。 4.参与完成了部分FPGA程序的开发,主要包括图像采集、存储、传输几个模块等。 最终,本系统实现了高效、快速的车牌识别,各模块工作稳定,能脱机实现图像采集、传输、识别、结果输出和显示为一体化的功能;为以后进行高性能的车牌识别算法开发提供了一个很好的硬件平台。

    标签: FPGA DSP 车牌识别

    上传时间: 2013-04-24

    上传用户:slforest