虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

网络时延

  • 利用PWM电路调光的太阳能路灯控制器

    功能简述:本控制器采用微控制器控制,其功能如下:1. 12V/24V 蓄电池自动识别2. 自动开关灯智能感知外界光线,天黑时延时自动开启路灯,天亮时自动关闭路灯3. 自动充放电(以12V 蓄电池为例)进入白天后太阳能电池板电压高于蓄电池电压时自动进入充电状态,充电至蓄电池电压高于14.4V 就进入涓流状态充电。而当天黑且蓄电池电压高于10.6V 就允许向LED 放电。4. 蓄电池保护(以12V 蓄电池为例):当蓄电池电压低(低于10.6V)时,会自动关闭路灯,防止过放,以保护电池。当电池充满(14.4V)时,会停止其他充电状态,而进入涓流充充电状态,以防止过充。5. 采用PWM 调光技术对LED 路灯进行调光,可以和各种可调光恒流源匹配工作。6. 为了节能而调光,可以有各种节能调光模式,以实现不同程度的节能。

    标签: PWM 电路 太阳能路灯 控制器

    上传时间: 2013-11-07

    上传用户:wyc199288

  • 8阶开关电容滤波器MAX29X系列的应用设计

    MAX29X是美国MAXIM公司生瓣的8阶开关电容低通滤波器,由于价格便宜、使用方便、设计简单,在通讯、信号自理等领域得到了广泛的应用。本文就其工作原理、电气参数、设计注意事项等问题作了讨论,具有一定的实用参考价值。关键词:开关电容、滤波器、设计 1 引言     开关电容滤波器在近些年得到了迅速的发展,世界上一些知名的半导体厂家相继推出了自己的开头电容滤波器集成电路,使形状电容滤波器的发展上了一个新台阶。     MAXIM公司在模拟器件生产领域颇具影响,它生产MAX291/292/293/294/295/296/297系列8阶低通开关电容滤波器由于使用方便(基本上不需外接元件)、设计简单(频率响应函数是固定的,只需确定其拐角频率即截止频率)、尺寸小(有8-pin    DIP封装)等优点,在ADC的反混叠滤波、噪声分析、电源噪声抑制等领域得到了广泛的应用。     MAX219/295为巴特活思(型滤波器,在通频带内,它的增益最稳定,波动小,主要用于仪表测量等要求整个通频带内增益恒定的场合。MAX292/296为贝塞尔(Bessel)滤波器,在通频带内它的群时延时恒定的,相位对频率呈线性关系,因此脉冲信号通过MAX292/296之后尖峰幅度小,稳定速度快。由于脉冲信号通过贝塞尔滤波器之后所有频率分量的延迟时间是相同的,故可保证波形基本不变。关于巴特活和贝塞尔滤波器的特性可能图1来说明。图1的踪迹A为加到滤波器输入端的3kHz的脉冲,这里我们把滤波器的截止频率设为10kHZ。踪迹B通过MAX292/296后的波形。从图中可以看出,由于MAX292/296在通带内具有线性相位特性,输出波形基本上保持了方波形状,只是边沿处变圆了一些。方波通过MAX291/295之后,由于不同频率的信号产生的时延不同,输出波形中就出现了尖峰(overshoot)和铃流(ringing)。     MAX293/294/297为8阶圆型(Elliptic)滤波器,它的滚降速度快,从通频带到阻带的过渡带可以作得很窄。在椭圆型滤波器中,第一个传输零点后输出将随频率的变高而增大,直到第二个零点处。这样几番重复就使阻事宾频响呈现波浪形,如图2所示。阻带从fS起算起,高于频率fS处的增益不会超过fS处的增益。在椭圆型滤波中,通频带内的增益存在一定范围的波动。椭圆型滤波器的一个重要参数就是过渡比。过渡比定义为阻带频率fS与拐角频率(有时也等同为截止频率)由时钟频率确定。时钟既可以是外接的时钟,也可以是自己的内部时钟。使用内部时钟时只需外接一个定时用的电容既可。     在MAX29X系列滤波器集成电路中,除了滤波器电路外还有一个独立的运算放大器(其反相输入端已在内部接地)。用这个运算放大器可以组成配合MAX29X系列滤波器使用后的滤波、反混滤波等连续时间低通滤波器。     下面归纳一下它们的特点:     ●全部为8阶低通滤波器。MAX291/MAX295为巴特沃思滤波器;MAX292/296为贝塞尔滤波器;MAX293/294/297为椭圆滤波器。     ●通过调整时钟,截止频率的调整范围为:0.1Hz~25kHz(MAX291/292/293*294);0.1Hz~kHz(MAX295/296/297)。     ●既可用外部时钟也可用内部时钟作为截止频率的控制时钟。     ●时钟频率和截止频率的比率:10∶1(MAX291/292/293/294);50∶1(MAX295/296/297)。     ●既可用单+5V电源供电也可用±5V双电源供电。     ●有一个独立的运算放大器可用于其它应用目的。     ●8-pin DIP、8-pin SO和宽SO-16多种封装。2 管脚排列和主要电气参数     MAX29X系列开头电容滤波器的管脚排列如图3所示。     管脚功能定义如下:     CLK:时钟输入。     OP OUT:独立运放的输出端。     OP INT:独立运放的同相输入端。     OUT:滤波器输出。     IN:滤波器输入。     V-:负电源 。双电源供电时搛-2.375~-5.5V之间的电压,单电源供电时V--=-V。     V+:正电源。双电源供电时V+=+2.35~+5.5V,单电源供电时V+=+4.75~+11.0V。     GND:地线。单电源工作时GND端必须用电源电压的一半作偏置电压。     NC:空脚,无连线。     MAX29X的极限电气参数如下:     电源(V+~V-):12V     输入电压(任意脚):V--0.3V≤VIN≤V++0.3V     连续工作时的功耗:8脚塑封DIP:727mW;8脚SO:471mW;16脚宽SO:762mW;8脚瓷封DIP:640mW。     工作温度范围:MAX29-C-:0℃~+70℃;MAX29-E-:-40℃~+85℃;MAX29-MJA:-55℃~+125℃;保存温度范围:-65℃~+160℃;焊接温度(10秒):+300℃;     大多数的形状电容滤波器都采用四节级连结构,每一节包含两个滤波器极点。这种方法的特点就是易于设计。但采用这种方法设计出来的滤波器的特性对所用元件的元件值偏差很敏感。基于以上考虑,MAX29X系列用带有相加和比例功能的开关电容持了梯形无源滤波器,这种方法保持了梯形无源滤波器的优点,在这种结构中每个元件的影响作用是对于整个频率响应曲线的,某元件值的误差将会分散到所有的极点,因此不值像四节级连结构那样对某一个极点特别明显的影响。3 MAX29X的频率特性     MAX29X的频率特性如图4所示。图中的fs都假定为1kHz。4 设计考虑     下面对MAX29X系列形状电容滤波器的使用做些讨论。4.1 时钟信号     MAX29X系列开头电容滤波器推荐使用的时钟信号最高频率为2.5MHz。根据对应的时钟频率和拐角频率的比值,MAX291/MAX292/MAX293/MAX294的拐角频率最高为25kHz.MAX295/MAX296/MAX297的拐角频率最高为50kHz 。     MAX29X系列开关电容滤波器的时钟信号既可幅外部时钟直接驱动也可由内部振荡器产生。使用外部时钟时,无论是采用单电源供电还是双电源供电,CLK可直接和采用+5V供电的CMOS时钟信号发生器的输出相连。通过调整外部时钟的频率,可完成滤波器拐角的实时调整。     当使用内部时钟时,振荡器的频率由接在CLK端上的电容VCOSC决定:     fCOSC (kHz)=105/3COSC (pF) 4.2 供电     MAX29X系列开关电容滤波器既可用单电源工作也可用双电源工作。双电源供电时的电源电压范围为±2.375~±5.5V。在实际电路中一般要在正负电源和GND之间接一旁路电容。     当采用单电源供电时,V-端接地,而GND端要通过电阻分压获得一个电压参考,该电压参考的电压值为1/2的电源电压,参见图5。4.3 输入信号幅度范围限制     MAX29X允许的输入信号的最大范围为V--0.3V~V++0.3V。一般情况下在+5V单电源供电时输入信号范围取1V~4V,±5V双电源供电时,输入信号幅度范围取±4V。如果输入信号超过此范围,总谐波失真THD和噪声就大大增加;同样如果输入信号幅度过小(VP-P<1V),也会造成THD和噪声的增加。4.4 独立运算放大器的用法     MAX29X中都设计有一个独立的运算放大器,这个放大器和滤波器的实现无直接关系,用这个放大器可组成一个一阶和二阶滤波器,用于实现MAX29X之前的反混叠滤波功能鄞MAX29X之后的时钟噪声抑制功能。这个运算放大器的反相端已在内部和GND相连。     图6是用该独立运放组成的2阶低通滤波器的电路,它的拐角频率为10kHz,输入阻抗为22Ω,可满足MAX29X形状电容滤波器的最小负载要求(MAX29X的输出负载要求不小于20kΩ)可以通过改变R1、R2、R3、C1、C2的元件值改变拐角频率。具体的元件值和拐角频率的对应关系参见表1。

    标签: 29X MAX 29 8阶

    上传时间: 2013-10-18

    上传用户:macarco

  • 基于LM331和单片机的压力数据采集

    摘要:介绍一种基于单片机AT89C51和V/F转换器LM331的压力数据采集系统,该系统以AT89C51单片机为核心,实时测量由压力传感器MPXV5004G检测的压力。与传统电路设计相比较,其外部硬件电路少,结构简单,无较大的时延。只要对其功能进行扩展,能够实现相应控制。关键词:压力传感器,V/F转换器,单片机,频率测量,LM331

    标签: 331 LM 单片机 压力

    上传时间: 2013-10-09

    上传用户:atdawn

  • 带通滤波器设计实例

    包括了新型70MHz带通滤波器设计,40MHz带通滤波器设计实例 凡是有能力对信号频谱进行处理的装置都可以称为滤波器。在通信设备和各类系统中,滤波器应用极为广泛,滤波器的优劣直接决定产品的好坏,所以对滤波器的研究和生产一直备为关注。由于计算机技术、集成工艺和材料工业的发展,滤波器的发展也上了一个新台阶,并且朝高精度、低功耗、小体积方向发展。本文主要以中心频率为70MHz 带通滤波器为例,介绍如何采用Bessel函数[1]进行带通滤波器的设计,同时借助Pspice软件[2,3]强大的电路仿真功能对滤波器的波特图和群延迟进行仿真,以观测其效果。2 方案选择带通滤波器技术指标要求:带宽3dB 为4MHz,离中心频率± 4MHz 处最小衰减为14dB。在整个通带内时延不变。虽然目前最常用的滤波器设计方法是巴特沃斯、切比雪夫、椭圆函数等几种形式,但这些方法在设计70MHz 滤波器时,要通过变换以实现其带通,并且它们所设计的滤波器的群延迟特性在通带内呈现凹形波形,故在实际使用(如在广播,移动通信中的中频滤波,二次滤波)中要进行群延迟均衡,使设计步骤繁琐且使滤波电路复杂。采用Bessel 函数设计的带通滤设器具有最窄过渡带;在通带内时延均衡,电路所用的阶数最少;在实际的应用中电路容易调整;由于所有的节点谐振在相同的频率上,调谐比较简单;从经济性和制造容易程度来考虑,电容耦合电路最合适,而用Bessel 函数设计的滤波器正是电容耦合电路,故采用Bessel 函数进行滤波器的设计。

    标签: 带通滤波器 设计实例

    上传时间: 2013-10-27

    上传用户:bakdesec

  • Xilinx UltraScale:为您未来架构而打造的新一代架构

      Xilinx UltraScale™ 架构针对要求最严苛的应用,提供了前所未有的ASIC级的系统级集成和容量。    UltraScale架构是业界首次在All Programmable架构中应用最先进的ASIC架构优化。该架构能从20nm平面FET结构扩展至16nm鳍式FET晶体管技术甚至更高的技术,同 时还能从单芯片扩展到3D IC。借助Xilinx Vivado®设计套件的分析型协同优化,UltraScale架构可以提供海量数据的路由功能,同时还能智能地解决先进工艺节点上的头号系统性能瓶颈。 这种协同设计可以在不降低性能的前提下达到实现超过90%的利用率。   UltraScale架构的突破包括:   • 几乎可以在晶片的任何位置战略性地布置类似于ASIC的系统时钟,从而将时钟歪斜降低达50%   • 系统架构中有大量并行总线,无需再使用会造成时延的流水线,从而可提高系统速度和容量   • 甚至在要求资源利用率达到90%及以上的系统中,也能消除潜在的时序收敛问题和互连瓶颈   • 可凭借3D IC集成能力构建更大型器件,并在工艺技术方面领先当前行业标准整整一代   • 能在更低的系统功耗预算范围内显著提高系统性能,包括多Gb串行收发器、I/O以及存储器带宽   • 显著增强DSP与包处理性能   赛灵思UltraScale架构为超大容量解决方案设计人员开启了一个全新的领域。

    标签: UltraScale Xilinx 架构

    上传时间: 2013-11-17

    上传用户:皇族传媒

  • 基于FPGA的RS码译码器的设计

    介绍了符合CCSDS标准的RS(255,223)码译码器的硬件实现结构。译码器采用8位并行时域译码算法,主要包括了修正后的无逆BM迭代译码算法,钱搜索算法和Forney算法。采用了三级流水线结构实现,减小了译码器的时延,提高了译码的速率,使用了VHDL语言完成译码器的设计与实现。测试表明,该译码器性能优良,适用于高速通信。

    标签: FPGA RS码 译码器

    上传时间: 2013-10-17

    上传用户:cc1915

  • LTE标准下Turbo码编译码器的集成设计

    针对固定码长Turbo码适应性差的缺点,以LTE为应用背景,提出了一种帧长可配置的Turbo编译码器的FPGA实现方案。该设计可以依据具体的信道环境和速率要求调节信息帧长,平衡译码性能和系统时延。方案采用“自顶向下”的设计思想和“自底而上”的实现方法,对 Turbo编译码系统模块化设计后优化统一,经时序仿真验证后下载配置到Altera公司Stratix III系列的EP3SL150F1152C2N中。测试结果表明,系统运行稳健可靠,并具有良好的移植性;集成化一体设计,为LTE标准下Turbo码 ASIC的开发提供了参考。

    标签: Turbo LTE 标准 编译码器

    上传时间: 2013-10-28

    上传用户:d815185728

  • Xilinx FPGA全局时钟资源的使用方法

    目前,大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计,对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求,一般在FPGA设计中采用全局时钟资源驱动设计的主时钟,以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现,并设计了专用时钟缓冲与驱动结构,从而使全局时钟到达芯片内部的所有可配置单元(CLB)、I/O单元 (IOB)和选择性块RAM(Block Select RAM)的时延和抖动都为最小。为了适应复杂设计的需要,Xilinx的FPGA中集成的专用时钟资源与数字延迟锁相环(DLL)的数目不断增加,最新的 Virtex II器件最多可以提供16个全局时钟输入端口和8个数字时钟管理模块(DCM)。与全局时钟资源相关的原语常用的与全局时钟资源相关的Xilinx器件原语包括:IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等,如图1所示。  

    标签: Xilinx FPGA 全局时钟资源

    上传时间: 2014-01-01

    上传用户:maqianfeng

  • 地面模拟系统DBF接收机设计

    在卫星的地面测试中,地面模拟系统发送遥控遥测信号并接收卫星的返回信号,将其下变频到中频进行解调,从而获取卫星工作状态和运行环境,模拟其在轨运行工作情况。针对目前采用有源相控阵天线技术的卫星地面测试,本文设计实现了一种DBF体制的地面模拟系统接收机,该接收机采用超外差式二次变频设计,具有高增益、低噪声系数、低群时延波动、良好的通道间幅相一致性和稳定性,同时集成度高,体积小,可制造性强,能够充分的满足采用有源相控阵技术的卫星地面测试要求。

    标签: DBF 模拟系统 收机设计

    上传时间: 2013-11-11

    上传用户:我累个乖乖

  • 声音定位机器人设计与实现

    设计了基于麦克风阵列和时延估计算法的声音定位系统#硬件采用多通道同步模数转换器和数字信号处理器实现

    标签: 声音定位 机器人设计

    上传时间: 2013-10-28

    上传用户:dalidala