linux内核资源
上传时间： 2014-12-30
上传用户：aix008
Android的开发环境及开发资源
上传时间： 2013-11-15
上传用户：xinshou123456
在数字滤波器中，FIR滤波器是一种结构简单且总是稳定的滤波器，同时也只有FIR滤波器拥有线性相位的特性。传统的直接型滤波器运算速度过慢，而改进型的DA结构的滤波器需要过高的芯片面积消耗大量的逻辑资源很难达到运算速度以及逻辑资源节约的整体优化。本文提出了一种基于RAG算法的FIR滤波器，与传统的基于DA算法的滤波器结构的滤波器相比，RAG算法简化了FIR滤波器乘法模块的结构，减少了逻辑资源的消耗和硬件实现面积，提高了计算速度。本文设计的16阶FIR滤波器用VerilogHDL进行描述，并综合到Altera公司的CycloneⅡ系列FPGA中。仿真实验表明基于RAG算法的FIR滤波器达到了逻辑资源的节约和运算速度的提高的整体优化效果。
上传时间： 2014-01-02
上传用户：waizhang
基于抽象状态机的网格系统设计和分析
上传时间： 2013-10-13
上传用户：cazjing
赛灵思spartan6系列FPGA片内资源设计指导
上传时间： 2013-10-16
上传用户：wang0123456789
04_Altera_CPLD的资源优化
标签： Altera_CPLD 资源
上传时间： 2013-10-14
上传用户：英雄
03_Altera_FPGA的资源优化
标签： Altera_FPGA 资源
上传时间： 2013-10-16
上传用户：lyson
目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构，从而使全局时钟到达芯片内部的所有可配置单元(CLB)、I/O单元 (IOB)和选择性块RAM(Block Select RAM)的时延和抖动都为最小。为了适应复杂设计的需要，Xilinx的FPGA中集成的专用时钟资源与数字延迟锁相环(DLL)的数目不断增加，最新的 Virtex II器件最多可以提供16个全局时钟输入端口和8个数字时钟管理模块(DCM)。与全局时钟资源相关的原语常用的与全局时钟资源相关的Xilinx器件原语包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等，如图1所示。
上传时间： 2013-11-20
上传用户：563686540
共享Unix的资源(磁盘或打印机等)给Windows使用的程序
上传时间： 2015-01-03
上传用户：yph853211
在windows的资源文件中使用多语言从而实现多语言支持
上传时间： 2014-01-24
上传用户：mikesering
