一个基于FPGA的游戏,其中包含多个项目,有吃豆子,可以连接到LCD的显示输出.该源码用xilinx的ise仿真综合成功,并且用spartan3开发板测试.可以有2个人在键盘上对弈.
上传时间： 2016-05-18
上传用户：561596
用VERILOG语言实现了全加器,可综合可仿真通过
上传时间： 2013-12-25
上传用户：love1314
用VERILOG语言实现了J-K触发器,可综合可仿真通过
上传时间： 2014-01-25
上传用户：kelimu
关于Mulitis 仿真和编程的的逻辑综合
上传时间： 2016-07-18
上传用户：franktu
本文介绍了一个使用 VHDL 描述计数器的设计、综合、仿真的全过程，作为我这一段 时间自学 FPGA/CPLD 的总结，如果有什么不正确的地方，敬请各位不幸看到这篇文章的 大侠们指正，在此表示感谢。当然，这是一个非常简单的时序逻辑电路实例，主要是详细 描述了一些软件的使用方法。文章中涉及的软件有Synplicity 公司出品的Synplify Pro 7.7.1； Altera 公司出品的 Quartus II 4.2；Mentor Graphics 公司出品的 ModelSim SE 6.0。
上传时间： 2016-10-04
上传用户：Yukiseop
利用LMP的20bit counter,比自带的cout进位要快的多。已经同错综合和时序仿真。
上传时间： 2016-11-11
上传用户：1101055045
基于Multisim9的电子系统设计、仿真与综合应用（实例源文件）
上传时间： 2016-11-30
上传用户：hopy
对用BP算法所进行的神经网络进行仿真、训练。模拟综合出我们所需要的结果。
上传时间： 2017-01-02
上传用户：lps11188
半带插值滤波器设计、综合、仿真和硬件测试
上传时间： 2014-01-01
上传用户：edisonfather
一本关于控制系统仿真的书的程序 1、文件夹1中的程序是书中的一些仿真。 2、文件2中的是最近做的预测控制、PID控制及逻辑控制的对比综合研究。 3、文件夹3中是与maltab通信的数据采集板的设计文件。包括串口设计、USB1.1及USB20设计。这是最新的设计资料，很有参考价值。
上传时间： 2013-12-26
上传用户：trepb001
