Allegro规则约束方法(以DDR为例)
标签: Allegro_ddr 等长设置
上传时间: 2013-07-08
上传用户:jjq719719
ALLEGRO 约束规则设置步骤(以DDR 为例)
标签: ALLEGRO DDR
上传时间: 2013-06-28
上传用户:515414293
ALLEGRO 约束规则设置步骤(以DDR 为例),同样为pdf格式方便大家下载使用
上传时间: 2013-09-03
上传用户:jx_wwq
fpga时序约束.rar
标签: fpga 时序约束
上传时间: 2013-09-04
上传用户:1101055045
04_使用Timequest约束和分析源同步电路
标签: Timequest 分 同步电路
上传时间: 2013-10-30
上传用户:ZJX5201314
使用Quartus II Timequest时序分析器约束分析设计
标签: Timequest Quartus II 时序
上传时间: 2013-11-12
上传用户:yy_cn
FPGA全局时钟约束(Xilinx)
标签: Xilinx FPGA 全局 时钟约束
上传时间: 2013-11-13
上传用户:农药锋6
cadence16.3约束规则设置
标签: Cadence 16.3
上传时间: 2013-11-09
上传用户:robter
针对目前导航系统中重要的多约束条件下路径规划功能,结合A*算法和蚁群算法提出一种新的不确定算法,该算法首先将多约束条件进行融合使其适合蚁群转移,并在基本蚁群算法基础上采用了A*算法的评估指标,为蚁群转移时提供最优预测收敛点。通过实验证明该算法可以大幅度降低时间消耗,并且全局收敛性强,计算结果稳定。
标签: 多约束 条件下 路径规划 算法研究
上传时间: 2013-11-01
上传用户:qwer0574
上传时间: 2013-11-11
上传用户:haoxiyizhong