在钢铁制造工业中，高温熔化状态钢水中的钢渣检测问题是一直以来未能很好解决的难题，钢渣是钢铁冶炼过程中的副产品，钢渣本身会直接降低铸坯质量进而影响生产出的钢材质量，另外钢渣也会破坏钢铁连铸生产连续性给钢厂效益带来负面效应。因此连铸过程中钢渣检测是一个具有较大生产实际意义的研究课题。 本文以钢包到中间包敞开式浇注过程中，保护浇注后期移除长水口后浇注过程中的钢水下渣检测为研究对象。在调研了国内外下渣检测技术与下渣检测设备的应用情况后，提出了一套将嵌入式技术与红外热像检测技术相结合的钢水下渣检测系统的解决方案，并搭建了系统的原型：硬件系统平台以红外热像探测器为系统的传感器，以ARM7嵌入式微处理器与DSP数字信号处理器为系统运算处理核心；软件系统平台包含基于在ARM7上移植的μC/OS-Ⅱ嵌入式操作系统构建的嵌入式应用程序，以及基于DSP各类支持库的嵌入式应用程序。该下渣检测系统设计方案具有非接触式检测、低成本、系统自成一体、直观显示钢水注液状态、量化钢渣含量等特点，能够协助现场工作人员检测和判断下渣，有效减少连铸过程中钢包到中间包的下渣量。 本文首先，介绍了课题研究的背景，明确了研究对象，分析了连铸过程中的钢水下渣问题，调研了现有的连铸过程中钢包到中间包的钢水下
上传时间： 2013-05-25
上传用户：断点PPpp
网络技术和数字信息新技术的发展为实现家庭生活智能化提供了强有力的技术支撑；传感器技术的发展提供了家庭设备和家庭网络进行信息交换的技术基础；而计算机技术和嵌入式技术的发展为实现对接入家庭网络的各类设备的监测、控制和管理提供了技术支持。新技术的产生使人们对生活和工作的环境提出新的需求。以家庭网关为主导，将现有和将来可能的硬件设备纳入家庭网络，并且实现智能化服务和管理是数字家庭未来发展的主要方向。 由于传统的家庭网关很难将分散于家庭各处的传感设备连接到一起，因此，本文提出了中继器的设计概念，将其从常规的复杂家庭网关中分离出来，实现了对分散于家庭各处的传感器设备进行更为智能化的管理。中继器需要完成的基本功能包括：对于接入的传感器设备，能够将其迅速融入整个系统中，实现即插即用；根据采集信息的变化自动进行模仿人为分析、操作等功能；与家庭网关通信，提供远程控制、查询、管理等功能。 本控制系统核心部分采用S3C2410为处理器，嵌入式实时Linux为操作系统，极大地提高了控制系统的稳定性。本文详细地介绍了传感器中央控制系统的硬件、软件设计，并且详细地介绍了软件的具体实现。另外，本文还提出了基于自主通讯协议的家庭网络通信方式，有效地提高了控制系统的实时性与可靠性。 本论文基于和日本NTT研究所合作的科研项目“家庭传感器及开关接入的中继系统设计”为技术背景。
上传时间： 2013-08-03
上传用户：lon80727692
嵌入式系统的开发与研究已经成为当前的一个热点，Linux由于其独有的优势成为很多厂家开发嵌入式应用的系统，而ARM作为一种高性能、低成本的嵌入式RISC微处理器，已成为应用最广泛的嵌入式处理器。而引导装载程序Bootloader作为嵌入式系统设计的关键之一，针对不同嵌入式处理器开发相应的引导装载程序也变的越来越重要。 本文主要围绕着嵌入式Linux系统中使用比较广泛的一种Bootloader即RedBoot的建立展开讨论，详细论述了在嵌入式Linux操作系统开发领域里所做的研究和实践。 首先由设计完成的RedBoot方案应用在医疗仪器上的测试结果引入，开始介绍了Bootloader系统的概念，分析了目前嵌入式系统中开放源码的Bootloader，选择RedBoot作为文中使用的EW—AM9302开发平台引导装载程序，并详细叙述引导过程，重点分析了基于网络启动的RedBoot，这是许多带有网卡设备的嵌入式产品开发中常用的一种Bootloader方案。 最后，详述如何设计完成拥有在线自动升级方式的RedBoot，其具有下载速度快，操作简易性，功能更加完善，并将该RedBoot系统应用于基于EW—AM9302开发平台的医疗器械开发和设计中，主要以ARM架构为基础，完成该RedBoot在ARM9上的移植。根据测试结果，本方案的RedBoot完全达到开发标准，为嵌入式产品的开发提供了有效的手段。
上传时间： 2013-05-30
上传用户：qulele
开关磁阻电机是电机技术与现代电力电子技术、微机控制技术相结合的产物，既具有结构简单坚固、成本低、容错能力强，耐高温等优点，又在高度发展的电力电子和微机控制技术的支持下获得了良好的可控性能，目前己经在多个工业部门得到应用。因此，开关磁阻电机在驱动调速领域有着良好的发展前景。本论文在对前人成果的广泛了解和研究基础上，以philip公司生产的LPC2101为主控芯片，充分利用其高速运算能力和面向电机控制的高效控制能力，设计并制作了SRM控制器与系统软件。本文以开关磁阻电机的调速控制策略及其控制实现方法为主要研究内容，对开关磁阻电机的数学模型、功率变换器技术、控制策略、控制方案的实现进行了全面深入的研究。 全文的研究工作分为五个部分，第一部分介绍了开关磁阻电机调速系统的构成及基本工作原理，综述了开关磁阻电机的国内外发展现状、特点及研究动向，总结了开关磁阻电机系统存在的技术问题，提出了本文的研究目的和主要研究内容。 第二部分引用并讨论了SR电动机的基本数学模型和准线性数学模型，然后基于此重点分析了与电动机运行特性密切相关的相电流波形与转子角位移的函数关系，最后根据课题所关心的控制系统设计，在理论分析的基础上提出了SR电动机控制方案并进行了原理性分析，对SR电动机各个运行阶段的特点进行分析并初步提出控制方案。 第三部分对SR电动机调速系统的硬件设计进行了详细说明，主要包括以LPC2101为核心的控制系统的研究与设计，根据SR电机的控制特点，尽可能地开发了LPC2101的硬件资源和软件资源，使控制系统具有很高的控制精度和灵活性，然后对功率变换器进行了设计和制作，分析了各种主电路形式的优缺点，采用了新型IGBT功率管作为主开关元器件，使功率变换器结构得到简化，设计了IGBT的功率驱动电路，并专门设计了电压钳位电路和诸如过压、过流保护等保护单元，保证了整个系统安全可靠地运行，然后分析了SR电动机控制系统位置传感器检测电路设计、电流及电压斩波电路设计、电流检测及保护电路设计等。 第四部分主要介绍了系统的总体控制思想，分析了各个运行阶段的控制策略，对控制策略的软件实现进行了设计，并给出了软件实现的具体流程图，直观地体现了软件编程思想。最后，对系统进行了实验研究及分析。目前，该控制系统已调试完毕，基本实现预期功能。 本文对以ARM为控制核心的开关磁阻电动机控制系统进行了研究，得出了基于有位置传感器检测的控制方案。针对SR电机的控制特点，充分利用了ARM的硬件资源，采用PID数字调节，发出相通断信号和PWM信号，并和电流、电压等保护信号相结合，实现对主功率元件的通断控制。并且设计了相应的外围硬件检测、保护、控制及人机接口电路，使控制系统结构紧凑，可靠性高；系统的控制软件设计，采用模块化的程序设计方法，增强了系统的可读性及可维护性，实现了一种电压斩波和电流斩波控制相结合的控制方式;结合系统的硬件设计，开发了相应的软件模块，使系统具有完善的保护和控制性能。 本系统经过试验，调速范围可达100～2000转/分，效率较高，性能优良，验证了控制思想和控制方法的正确性。
上传时间： 2013-04-24
上传用户：独孤求源
随着社会的发展，网络视频监控系统已经成为日常生产生活中的重要辅助设备，应用十分广泛。当前视频监控系统正逐步由模拟化走向数字化，随着视频压缩技术和网络技术的发展，开发新一代的基于计算机网络和多媒体MPEG-4压缩算法的视频监控系统已成为整个行业技术发展的主要方向之一。人们有时会采用DSP与MPEG-4算法结合的方案来实现，也有的部门采用了片上系统(SOC)，但这些不但编程极度复杂，而且成本也过高。本文提出并研究设计了一种基于ARM微处理器S3C2410、MPEG-4专用压缩芯片MPG440、以嵌入式Linux为操作系统的视频监控系统方案，不仅开发便捷、成本低廉，而且实时性较好，适应范围广。 首先，采用软硬件协同设计的思想提出了系统的总体设计方案，系统的整体架构分为摄像头、云台控制器、网络视频服务器以及客户端PC机等四大部分。 第二，以三星公司的S3C2410芯片和DAVICOM公司的DM9000以太网接口芯片为硬件核心，对整个系统进行了模块化的硬件电路的设计。根据S3C2410的特点及系统整体需求，完成了电源复位模块、晶振模块、存储器接口模块、视频数据处理模块、以太网接口模块、云台控制模块等的硬件选型与电路连接。其中，在云台控制模块等的电路设计中充分体现了优化设计的技巧，并重点对网络接口部分和视频数据处理部分进行了详细的硬件设计与说明。阐述了整个系统的工作流程。 第三，从应用需求出发，选择嵌入式Linux操作系统作为本系统的软件平台，搭建了交叉式的开发环境，对bootloader进行了选择，并给出了加载步骤。完成了对嵌入式Linux内核的选择及移植。 第四，采用基于任务的设计方法对服务器端的软件进行了总体设计，主要包括共用程序库、config配置文件、日志文件以及多个任务等。并对运行于客户端的软件设计进行了简要说明。 第五，由于数字视频传输的实时性能和通过网络传输以后客户端接收的视频图像质量在本系统中至关重要，所以本文对传输信道和网络协议进行了优化选择，并详细阐述了IP组播技术、流媒体传输协议等在图像传输过程中的具体应用。
上传时间： 2013-04-24
上传用户：sc965382896
《CPLD_FPGA的数字通信系统建模与设计》，运用VHDL语言详细介绍了数字通信系统的建模与设计，如HDB3码的编写
上传时间： 2013-06-11
上传用户：hwl453472107
在图像处理、航空航天、遥感测量、现代电子测试等很多领域，要求测试仪器设备能及时保存原始测试数据，用于事后数据分析和处理。同时前端探测器性能的提高，对于各种系统存储容量、体积、造价、稳定性等都提出了更高的要求。因此研制性能可靠、体积小、低成本的数据存储系统是十分必要的。 本文提出基于ARM嵌入式处理器+FPGA结构的高速信号采集与存储系统解决方案。进行了信号采集与存储系统设计。其特点是高性能、低成本、体积小。 文中利用了ARM处理器和FPGA可编程逻辑器件的特点，进行了基于本方案的硬件设计，：FPGA软件设计。叙述了PCB设计以及调试过程中需注意的问题。 系统的硬件设计以ARM和FPGA为平台，ARM处理器采用了Samsung公司的S3C2410，FPGA采用Altera公司的EP2C8。硬件设计围绕着核心芯片，进行了电源设计和ARM和FPGA外围电路设计。 ARM处理器实现了系统的控制；FPGA作为协处理器实现了FIFO，一些接口、时序控制等，协助ARM采集数据。在FPGA中实现硬件电路简化了外围电路，使得设计灵活，开发调试方便，也提高了系统的可靠性。 系统软件操作系统采用的是Linux，基于嵌入式Linux操作系统的特点，分析了系统的实时性。接着进行了Linux平台上基于Qt的用户界面应用程序设计。 最后分析了系统测试结果，并指出存在的问题和改进方法。
上传时间： 2013-07-10
上传用户：cylnpy
随着TD—SCDMA技术的不断发展，TD—SCDMA系统产品也逐步成熟并随之完善。产品家族日益丰富，室内型宏基站、室外型宏基站、分布式基站(BBU+RRU)、微基站等系列化基站产品逐步问世，可以满足不同场景的建网需求。而分布式基站(BBU+RRU)越来越多地受到业界的关注和重视。 本文主要从TD—SCDMA频点拉远系统(RRU)和软件无线电技术的发展入手，重点研究TD—SCDMA频点拉远系统的FPGA设计与实现。TD—SCDMA通信系统通过灵活分配不同的上下行时隙，实现业务的不对称性，但是多路数字中频所构成的系统成本高和控制的复杂性，以及TDD双工模式下，系统的峰均比随时隙数增加而增加，对整个频点拉远系统的前端放大器线性输入提出了很高的要求。TD—SCDMA系统使用软件无线电平台，一方面软件算法可以有效保证时隙分配的准确性，保证对前端控制器的开关控制，以及对上下行功率读取计算和子帧的灵活提取，另一方面灵活的DUC/CFR算法可以有效的提高频带利用率和抗干扰能力，有效的控制TDD系统的峰均比，有效降低系统对前端放大器线性输出能力的要求。 本文主要研究软件无线电中DUC和CFR的关键技术以及FPGA实现，DUC主要由3倍FIR内插成型滤波器、2倍插值补偿滤波器以及5级CIC滤波器级联组成；而CFR主要采用类似基带削峰的加窗滤波的中频削峰算法，可以降低相邻信道的溢出，更有效的降低CF值。将DUC/CFR以单片FPGA实现，能很好提高RRU性能，减少其硬件结构，降低成本，降低功耗，增加外部环境的稳定性。
上传时间： 2013-04-24
上传用户：18752787361
对弓网故障的检测在列车提速的今天显得尤其重要，原始故障图像数据量的巨大使实时存储和传输故障图像极其困难。JPEG作为一种低复杂度、高压缩比的图像压缩标准在多媒体、网络传输等领域得到广泛的应用。和相同图像质量的其它常用文件格式(如GIF，TIFF，PCX)相比，JPEG是目前静态图像中压缩比最高的。 FPGA以其设计灵活、高速的卓越特性，逐渐成为许多应用中首先器件，尤其是与Verilog和VHDL等语言的结合，大大变革了电子系统的设计方法，加速了系统的设计进程。 本文旨在研究并实现一种实时采集并对特定帧进行压缩传输的方法。通过采用可编程逻辑器件FPGA来实现整个采集、显示、压缩和传输，使系统具有可定制、高速度等优点。 本文首先介绍了开发硬件可编程逻辑门阵列FPGA及其开发语言Veridlog，并介绍了FPGA的设计方法及开发流程；接着介绍了PAL制视频采集的相关知识及设计，其中主要包括基于I2C总线的模拟视频解码控制、视频的数字化ITU-R BT.601标准介绍及视频同步信号的获取、基于SDRAM的视频帧存储、VGA显示控制设计；随后介绍了JPEG标准，并根据故障检测的特点，设计了针对灰度图像压缩的JPEG编码器，设计中先分别对组成JPEG编码器的二维DCT变换模块、量化模块、Z字扫描模块、变换直流系数的差分脉冲编码模块、交流系数的游程编码模块、哈夫曼编码模块及打包模块进行了仿真测试，然后再对整个JPEG编码器进行了测试；最后设计了单帧视频的SRAM缓存，并将缓存的源图像采用本文设计的JPEG编码器进行压缩，再设计一个仅包含发送功能的UART 将压缩后的码流传输到PC机，在PC机上通过将接收的码流以ASCⅡ码的形式还原为采集图片。 本文实现了整个采集压缩系统，同时也进一步验证了本文设计的灰度图像JPEG编码器的正确性。相信本文无论是对弓网故障的图像检测，还是对于JPEG编码器的芯片设计都有一定的参考价值。
上传时间： 2013-04-24
上传用户：cuiqiang
数据采集处理技术是现代信号处理的基础，广泛应用于雷达、声纳、软件无线电、瞬态信号测试等领域。随着信息科学的飞速发展，人们面临的信号处理任务越来越繁重，对数据采集处理系统的要求也越来越高。近年来FPGA由于其设计灵活性、更强的适应性及可重构性，结合SDRAM的高速、大容量、价格优势，在设计高速实时数据采集系统时受到了广泛的关注。 本课题重点研究了基于FPGA与DDR2-SDRAM的高速实时数据采集系统的设计与实现技术，为需要大容量存储器的系统设计提供了新的思路。在深入研究了DDR2-SDRAM器件的基本构造与工作原理的基础上，结合成熟的商业化IP核，提出了基于FPGA与DDR2-SDRAM的高速实时数据采集系统的设计方案，并从总体设计构想到各逻辑细节实现都进行了详细描述。根据DDR2-SDRAM的特点，选择合适的内存调度方案，采用Verilog HDL语言设计实现了该高速实时数据采集系统，并对系统功能进行验证与分析，结果表明本设计完全能够满足系统的性能指标。
上传时间： 2013-06-24
上传用户：lansedeyuntkn
