中国知名通信公司大唐电信FPGACPLD数字电路设计经验分享。
标签： FPGACPLD 大唐电信 数字 电路设计
上传时间： 2013-08-15
上传用户：541657925
一个用于数字解调的应用程序，主要用于数字接收机的应用方面
标签： 数字解调 应用程序
上传时间： 2013-08-16
上传用户：段璇琮*
用FPGA設計数字系统，2007年上海FPGA研修班王巍老师讲义
标签： FPGA 数字系统
上传用户：duoshen1989
FPGA/CPLD数字电路设计经验分享，有助于设计能力提高
标签： FPGA CPLD 数字 电路设计
上传时间： 2013-08-17
上传用户：flg0001
FPGA/CPLD数字电路设计经验分享。大唐公司的！
标签： FPGA CPLD 数字 大唐
上传用户：wangchong
在数字电路的设计中，时序设计是一个系统性能的主要标志，在高层次设计方法中，对时序控制的抽象度也相应提高，因此在设计中较难把握，但在理解RTL电路时序模型的基础上，采用合理的设计方法在设计复杂数字系统是行之有效的，通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高，并且系统的工作频率可以达到一个较高水平
标签： 数字电路
上传时间： 2013-08-18
上传用户：nairui21
基于FPGA的多功能数字钟的设计与实现 内附有详尽的Verilog HDL源码，其功能主要有：时间设置，时间显示，跑表，分频，日期设置，日期显示等
标签： Verilog FPGA HDL 多功能
上传用户：问题问题
基于FPGA设计数字锁相环，提出了一种由微分超前/滞后型检相器构成数字锁相环的Verilog-HDL建模方案
标签： FPGA 数字锁相环
上传时间： 2013-08-19
上传用户：Huge_Brother
实现8通道模拟/数字转换和数字/模拟转换的例子,采用ISA总线控制逻辑.
标签： ISA 模拟 数字转换 数字
上传用户：talenthn
DVD数字伺服系统DPD循迹伺服相位比较算法,可以根据输出波形判断循迹伺服情况
标签： DVD DPD 数字 伺服系统
上传时间： 2013-08-21
上传用户：familiarsmile
