介绍用PIC16F84单片机制作的电子密码锁。PIC16F84单片机共18个引脚，13个可用I/O接口。芯片内有1K×14的FLASHROM程序存储器，36×8的静态RAM的通用寄存器，64×8的EEPROM的数据存储器，8级深度的硬堆栈。 用PIC单片机设计的电子密码锁微芯公司生产的PIC8位COMS单片机，采用类RISC指令集和哈弗总线结构，以及先进的流水线时序，与传统51单片机相比其在速度和性能方面更具优越性和先进性。PIC单片机的另一个优点是片上硬件资源丰富，集成常见的EPROM、DAC、PWM以及看门狗电路。这使得硬件电路的设计更加简单，节约设计成本，提高整机性能。因此PIC单片机已成为产品开发，尤其是产品设计和研制阶段的首选控制器。本文介绍用PIC16F84单片机制作的电子密码锁。PIC16F84单片机共18个引脚，13个可用I/O接口。芯片内有1K×14的FLASHROM程序存储器，36×8的静态RAM的通用寄存器，64×8的EEPROM的数据存储器，8级深度的硬堆栈。硬件设计 电路原理见图1。Xx8位数据线接4x4键盘矩阵电路，面板布局见表1，A、B、C、D为备用功能键。RA0、RA7输出4组编码二进制数据，经74LS139译码后输出逐行扫描信号，送RB4-RB7列信号输入端。余下半个139译码器动扬声器。RB2接中功率三极管基极，驱动继电器动作。有效密码长度为4位，根据实际情况，可通过修改源程序增加密码位数。产品初始密码为3345，这是一随机数，无特殊意义，目的是为防止被套解。用户可按*号键修改密码，按#号键结束。输入密码并按#号确认之后，脚输出RB2脚输出高电平，继电器闭合，执行一次开锁动作。 若用户输入的密码正确，扬声器发出一声稍长的“滴”提示声，若输入的密码与上次修改的不符，则发出短促的“滴”声。连续3次输入密码错误之后，程序锁死，扬声器报警。直到CPU被复位或从新上电。软件设计 软件流程图见图3。CPU上电或复位之后将最近一次修改并保存到EEPROM的密码读出，最为参照密匙。然后等待用户输入开锁密码。若5分钟以内没有接受到用户的任何输入，CPU自动转入掉电模式，用户输入任意值可唤醒CPU。每次修改密码之后，CPU将新的密码存入内部4个连续的EEPROM单元，掉电后该数据任有效。每执行一次开锁指令，CPU将当前输入密码与该值比较，看是否真确，并给出相应的提示和控制。布 局 所有元件均使用SMD表贴封装，缩小体积，便于产品安装，60X60双面PCB板，顶层是一体化输入键盘，底层是元件层。成型后的产品体积小巧，能很方便的嵌入防盗铁门、保险箱柜。
上传时间： 2013-10-31
上传用户：uuuuuuu
《现代微机原理与接口技术》实验指导书 TPC-H实验台C语言版 1.实验台结构1）I / O 地址译码电路如上图1所示地址空间280H～2BFH共分8条译码输出线：Y0～Y7 其地址分别是280H～287H、288H～28FH、290H～297H、298H～29FH、2A0H～2A7H、2A8H～2AFH、2B0H～2B7H、2B8H～2BFH，8根译码输出线在实验台I/O地址处分别由自锁紧插孔引出供实验选用（见图2）。 2) 总线插孔采用“自锁紧”插座在标有“总线”区引出数据总线D7～D0；地址总线A9～A0，读、写信号IOR、IOW；中断请求信号IRQ ；DMA请求信号DRQ1；DMA响应信号DACK1 及AEN信号，供学生搭试各种接口实验电路使用。3) 时钟电路如图-3所示可以输出1MHZ 2MHZ两种信号供A/D转换器定时器/计数器串行接口实验使用。图34) 逻辑电平开关电路如图-4所示实验台右下方设有8个开关K7～K0，开关拨到“1”位置时开关断开，输出高电平。向下打到“0”位置时开关接通，输出低电平。电路中串接了保护电阻使接口电路不直接同＋5V 、GND相连，可有效地防止因误操作误编程损坏集成电路现象。图 4 图 55) L E D 显示电路如图-5所示实验台上设有8个发光二极管及相关驱动电路（输入端L7～L0），当输入信号为“1” 时发光，为“0”时灭6) 七段数码管显示电路如图-6所示实验台上设有两个共阴极七段数码管及驱动电路，段码为同相驱动器，位码为反相驱动器。从段码与位码的驱动器输入端（段码输入端a、b、c、d、e、f、g、dp，位码输入端s1、 s2）输入不同的代码即可显示不同数字或符号。
上传时间： 2013-11-22
上传用户：sssnaxie
C51控制并口打印机实例：/* 沈阳新荣达电子 *//* 2004-12-7 */#include <reg52.h>#define uchar unsigned char#define uint unsigned int#define data_8 P0sbit BUSY = P1^2; //打印机 BUSY 接P1.2sbit STB = P1^0; //打印机 STB 接P1.0void print(uchar j) //打印子程序{ uchar i;while(BUSY){}; //BUSY=1，打印机忙，等待BUSY 为0 再发数data_8=j;STB=0;i++;i--;STB=1; //给出数据锁存时钟BUSY=1;}void main(void){BUSY = 1; //忙信号置高STB = 1; //选通信号置高print(0x1b); //打印机初始化命令print(0x38);print(0x04);for(;;){print(0xd0); //发送汉字内码“新荣达”print(0xc2);print(0xc8);print(0xd9);print(0xb4);print(0xef);print(0x0d); //换行}}
上传时间： 2013-11-13
上传用户：lwq11
并行接口电路：微处理器与I/O设备进行数据传输时均需经过接口电路实现系统与设备互连的匹配。并行接口电路中每个信息位有自己的传输线，一个数据字节各位可并行传送，速度快，控制简单。由于电气特性的限制，传输距离不能太长。8255A是通用的可编程并行接口芯片，功能强，使用灵活。适合一些并行输入/输出设备的使用。8255A并行接口逻辑框图三个独立的8位I/O端口,口A、口B、口C。口A有输入、输出锁存器及输出缓冲器。口B与口C有输入、输出缓冲器及输出锁存器。在实现高级的传输协议时，口C的8条线分为两组，每组4条线，分别作为口A与口B在传输时的控制信号线。口C的8条线可独立进行置1/置0的操作。口A、口B、口C及控制字口共占4个设备号。8255A并行接口的控制字工作模式选择控制字：口A有三种工作模式，口B有二种工作模式。口C独立使用时只有一个工作模式，与口A、口B配合使用时，作为控制信号线。三种工作模式命名为：模式0、模式1及模式2。模式 0 为基本I/O端口，模式1为带选通的I/O端口，模式 2 为带选通的双向I/O端口。口A可工作在三种模式下，口B可工作在模式 0与模式 1下，口C可工作在模式0下或作为控制线配合口A、口B工作。
上传时间： 2013-11-07
上传用户：xitai
微机接口技术试题：《微机接口技术》模拟试题 一、 选择题：（每空1分，共20分）1． CPU与外设之间交换数据常采用 、 、 和 四种方式，PC机键盘接口采用 传送方式。 ⒉ 当进行DMA方式下的写操作时，数据是从 传送到 __中。 ⒊ PC总线、ISA总线和EISA总线的地址线分别为： 、 和 根。 ⒋ 8254定时/计数器内部有 个端口、共有 种工作方式。 ⒌8255的A1和A0引脚分别连接在地址总线的A1和A0，当命令端口的口地址为317H时，则A口、B口、C口的口地址分别为 、 、 。 ⒍ PC微机中最大的中断号是 、最小的中断号是 。 ⒎PC微机中键盘是从8255的 口得到按键数据。 ⒏ 串行通信中传输线上即传输_________，又传输_________。 二、选择题：（每题2分，共10分）⒈ 设串行异步通信每帧数据格式有8个数据位、无校验、一个停止位，若波特率为9600B/S，该方式每秒最多能传送（ ）个字符。 ① 1200 ② 150 ③ 960 ④ 120 2．输出指令在I/O接口总线上产生正确的命令顺序是（ ）。① 先发地址码，再发读命令，最后读数据。② 先发读命令、再发地址码，最后读数据。③ 先送地址码，再送数据，最后发写命令。④ 先送地址码，再发写命令、最后送数据。3 使用8254设计定时器，当输入频率为1MHZ并输出频率为100HZ时，该定时器的计数初值为（ ）。 ① 100 ② 1000 ③ 10000 ④ 其它 4 在PC机中5号中断，它的中断向地址是（ ）。 ① 0000H：0005H ② 0000H：0010H ③ 0000H：0014H ④ 0000H：0020H 5． 四片8259级联时可提供的中断请求总数为（ ）。 ① 29个 ② 30个 ③ 31个 ④ 32个 6． 下述总线中，组内都是外设串行总线为（ ）组。① RS-485、IDE、ISA。② RS-485、IEEE1394、USB。③ RS-485、PCI、IEEE1394。④ USB、SCSI、RS-232。 7. DMA在（ ）接管总线的控制权。① 申请阶段 ② 响应阶段 ③ 数据传送阶段 ④ 结束阶段 8. 中断服务程序入口地址是（ ）。 ① 中断向量表的指针 ② 中断向量 ③ 中断向量表 ④ 中断号
上传时间： 2013-11-16
上传用户：xiaoxiang
C51单片机是我们生活中最常用的系列,MCS-51系列单片机有4个并行口(P0,P1,P2,P3口),但对一个稍微复杂的应用系统来说,真正可供用户使用的并行口,只有P1口可用,况且常常因扩展I2C和SPI的器件需占用某些P1口,迫使用户不得不扩展并行口以满足实际的需要。习惯上,常用的并行口接口芯片有8255、8155,这两种芯片功能比较齐全,可以使用在相对比较复杂的系统中,但如是对一般的系统而言,这些功能往往闲置不用。那么就可以选用一些本来闲置不用的口线作为选通信号来进行并行口的扩展,这样就能充分利用单片机有限的I/O资源,在本设计中是将P1口扩展成一个或几个8位并行口,在每一个八位口上接入8个发光二极管做为输出,二极管是做开关量来使用的,在这里设计了跑马灯和流水灯程序,做到对开关量的开断控制;配合开关量的控制笔者设计了一个共阳LED数码管,用来显示当前发光二极管发亮的序号,做到更加直观的双重控制效果,然后再将P0口通过D/A转换器和一放大器输出一个模拟信号,其结果可以通过示波器看出。这样整个系统即有了数字信号输出和模拟信号输出,也有数码管显示功能,实用性能大提高了。2、 基于89C51的系统硬件设计2.1 并行口的扩展的电路设计 众所周知,C51系列的单片机都有四个I/O口(P0、P1、P2、P3),那么AT89C51也不例外,但我们通常仅仅使用P1口作为并行口,而令其余口(P2、P3)处于闲置状态,所以这次设计,我们就是使用闲置不用的P3口做为选能信号线来将P1口进行并行口扩展。 (1) 种方式的并行口扩展优点 连线简单; 不占用存储器空间; (2) 编程也方便灵活。但也有很大的缺点 并行口扩展能力有限,(如使用74LS573(74LS373)且不进行驱动处理,则最多可扩展4个同样类型的并行输出端口,当然还需要与之对应的四个选通信号。) 如扩展较多,选通信号占用并行口位数太多,例如欲扩展8个并行输出端口,则需要8个选能信号,此时,仅选能信号就占用了一个8位并行口,这对在I/O端口线有限的单片机系统中,如此浪费资源的现象是不能容忍的。在本次的设计中,采用芯片74HC573(带三态输出的八进制透明D型锁存器)对P1口进行了一个8位并行口的扩展,选通信号选用P3口的P3.3引脚。原理图如图1所示:
上传时间： 2013-11-18
上传用户：dbs012280
摘要：设计并实现了一个USB/EPP 转接系统，给出其硬件设计方案并讨论了相关技术细节， 使其实现USB 接口到EPP接口的相互数据转发。使仅具有EPP 接口的传统仪器设备借助于USB/EPP 转接系统拥有USB 总线所提供的即插即用和设备插架特性， 方便其通过USB 接口灵活接入同时拥有多个外设的计算机主机系统。关键词：USB；EPP；转接系统中图分类号：TP368.3 文献标识码：A文章编号:1008- 0570(2005)11- 2- 0166- 03 在传统的I/O 模式中，计算机外设通常映射为CPU 中固定I/O 地址，要求由主机分配一个指定的IRQ 中断请求。由于PC 机的端口和中断资源有限，因而使外设的可扩展性受到局限；同时，随着电脑应用的拓展，PC 机的外设接口越来越多，外设对系统资源的独占性也容易导致系统资源冲突。由于各种外部设备不断增加，容易导致各种I/O 冲突。由Intel、Compaq、Microsoft、IBM等厂商所提出的USB 总线标准，基于即插即用和设备插架技术，设备接入时不影响应用程序的运行，具有良好的可扩充性和扩展的方便性。目前USB 协议已经发展到了最新的2.0 版本，可支持峰值传输速率为480Mbps 的高速外设，可提供4～8 个USB 2.0 接口，同时通过USB 集线器（HUB）的扩展还可以支持多达127 个外设同时连接，基本上解决了各种外设同时存在同时使用的所有问题。基于USB 接口的上述优点，目前的计算机，特别是笔记本计算机基本上都只配备USB 接口，而取消了传统的串口和并口，这对那些以前购置的需要与计算机进行通信而只有串口或并口的各种仪器的继续使用造成了极大的障碍。 针对传统的数字化仪器与计算机通信中存在的接口不足的问题，本文设计了一个USB/EPP 转接系统，使其能够从计算机的USB 接口接收数据，经过格式转换，从USB/EPP 转接系统的并行接口EPP 发送给传统的仪器设备；同时也能够从USB/EPP 转接系统的并行接口EPP 接收数据，将其转化为USB 帧格式，并发送到计算机的USB 接口。从而使仅具有EPP 接口的传统仪器设备借助于USB/EPP 转接系统，可以继续正常使用。2 USB 总线2.1 USB 系统描述及总线协议USB 是一种电缆总线，支持在主机和各种即插即用外设之间进行数据传输。由主机预定的标准协议使各种设备分享USB 带宽，当其它设备和主机在运行时，总线允许添加、设置、使用以及拆除外设，这为多个仪器设备共享同一个主计算机提供了可能。USB 协议采用了管道模型的软硬件协议，摒弃了一般外设协议的端口映射方式，从而有效地避免了计算机应用系统I/O 端口地址冲突。根据功能划分，一个USB 系统由三个部分组成：即USB 互连、USB 主机和USB 设备。图1 给出了USB系统的通用拓扑结构。
上传时间： 2013-10-09
上传用户：半熟1994
频谱分析仪的主要工作原理 接收到的中频模拟信号经过A/D转换为14位的数字信 号，首先对数字信号进行数字下变频（DDC），得到I路、Q路信号，然后根据控制信号对I路、Q路信号进行抽取滤波，使用CIC抽取滤波器完成，然后在分 别对I路、Q路信号分别进行低通滤波，滤波器采用FIR滤波器和半带滤波器相结合的方式，然后对信号进行加窗、FFT（对频谱进行分析时进行FFT运算， 对功率谱进行分析时不进行FFT运算）、I路和Q路平方求和、求平均。最后将输出的数据送入到DSP中进行显示与控制的后续处理。
上传时间： 2013-10-19
上传用户：几何公差
XAPP520将符合2.5V和3.3V I/O标准的7系列FPGA高性能I/O Bank进行连接 The I/Os in Xilinx® 7 series FPGAs are classified as either high range (HR) or high performance (HP) banks. HR I/O banks can be operated from 1.2V to 3.3V, whereas HP I/O banks are optimized for operation between 1.2V and 1.8V. In circumstances that require an HP 1.8V I/O bank to interface with 2.5V or 3.3V logic, a range of options can be deployed. This application note describes methodologies for interfacing 7 series HP I/O banks with 2.5V and 3.3V systems
上传时间： 2013-11-19
上传用户：yyyyyyyyyy
摘要: 串行传输技术具有更高的传输速率和更低的设计成本, 已成为业界首选, 被广泛应用于高速通信领域。提出了一种新的高速串行传输接口的设计方案, 改进了Aurora 协议数据帧格式定义的弊端, 并采用高速串行收发器Rocket I/O, 实现数据率为2.5 Gbps的高速串行传输。关键词: 高速串行传输; Rocket I/O; Aurora 协议 为促使FPGA 芯片与串行传输技术更好地结合以满足市场需求, Xilinx 公司适时推出了内嵌高速串行收发器RocketI/O 的Virtex II Pro 系列FPGA 和可升级的小型链路层协议———Aurora 协议。Rocket I/O支持从622 Mbps 至3.125 Gbps的全双工传输速率, 还具有8 B/10 B 编解码、时钟生成及恢复等功能, 可以理想地适用于芯片之间或背板的高速串行数据传输。Aurora 协议是为专有上层协议或行业标准的上层协议提供透明接口的第一款串行互连协议, 可用于高速线性通路之间的点到点串行数据传输, 同时其可扩展的带宽, 为系统设计人员提供了所需要的灵活性[4]。但该协议帧格式的定义存在弊端,会导致系统资源的浪费。本文提出的设计方案可以改进Aurora 协议的固有缺陷,提高系统性能, 实现数据率为2.5 Gbps 的高速串行传输, 具有良好的可行性和广阔的应用前景。
上传时间： 2013-11-06
上传用户：smallfish
