随着设计规模的不断增加,芯片的平均设计门数已经超越百万级,验证已经成为设计流程中的主要瓶颈。目前,基于FPGA的硬件验证凭借其速度快、易修改的特性越来越受到验证工程师的青睐。 本文正是基于FPGA验证的思想,以一款光同步传输网(SDH)芯片的验证为例,展开了全面的论述。通过对验证理论以及FPGA性能特点的研究与分析,从验证的正确性、全面性、快速性和可重用性等方面对FPGA验证进行了理论剖析,并提出了一些新的理念和创新。此后又结合实践,详尽叙述了验证中的一些重要环节,并总结出了一套比较完善的FPGA验证流程,可以有效地支撑实际芯片的验证工作。 本文对于百万门级专用集成电路的成功实践,不仅是对FPGA验证理论的证实,而且从验证的思路和方法上对后续芯片有一定的指导意义。文中经验教训的总结可以有效地帮助验证工程师达到降低芯片开发成本,缩短面市时间的目的。
上传时间: 2013-05-17
上传用户:宋桃子
基于单片机的红外门进控制系统设计与制作:我们所做的创新实验项目“基于单片机的红外门控系统”已基本完成,现将其工作原理简要说明。该系统主要分为两大部分:一是红外传感器部分。二是单片机计数显
上传时间: 2013-04-24
上传用户:梦雨轩膂
在过去的十几年间,FPGA取得了惊人的发展:集成度已达到1000万等效门、速度可达到400~500MHz。随着FPGA的集成度不断增大,在高密度FPGA中,芯片上时钟的分布质量就变得越来越重要。时钟延时和时钟相位偏移已成为影响系统性能的重要因素。现在,解决时钟延时问题主要使用时钟延时补偿电路。 为了消除FPGA芯片内的时钟延时,减小时钟偏差,本文设计了内置于FPGA芯片中的延迟锁相环,采用一种全数字的电路结构,将传统DLL中的用模拟方式实现的环路滤波器和压控延迟链改进为数字方式实现的时钟延迟测量电路,和延时补偿调整电路,配合特定的控制逻辑电路,完成时钟延时补偿。在输入时钟频率不变的情况下,只需一次调节过程即可完成输入输出时钟的同步,锁定时间较短,噪声不会积累,抗干扰性好。 在Smic0.18um工艺下,设计出的时钟延时补偿电路工作频率范围从25MHz到300MHz,最大抖动时间为35ps,锁定时间为13个输入时钟周期。另外,完成了时钟相移电路的设计,实现可编程相移,为用户提供与输入时钟同频的相位差为90度,180度,270度的相移时钟;时钟占空比调节电路的设计,实现可编程占空比,可以提供占空比为50/50的时钟信号;时钟分频电路的设计,实现频率分频,提供1.5,2,2.5,3,4,5,8,16分频时钟。
上传时间: 2013-07-06
上传用户:LouieWu
语音识别的智能门控系统设计语音识别的智能门控系统设计
上传时间: 2013-04-24
上传用户:1670240556
讲述基于51单片机的IC卡门禁系统的原理讲述,电路图设计仿真及c语言程序,
上传时间: 2013-05-25
上传用户:luominghua
·集成门电路及其应用
上传时间: 2013-04-24
上传用户:fujun35303
·《图解电子技术快速入门》(门宏)扫描版[PDF]
上传时间: 2013-08-03
上传用户:cmc_68289287
·基于非接触式IC卡门禁系统的设计
上传时间: 2013-04-24
上传用户:yumiaoxia
·基于网络的门禁系统的设计
上传时间: 2013-04-24
上传用户:jiachuan666
程序开发必备,Keil_uVision4_从门到精通,电路设计
标签: Keil_uVision
上传时间: 2013-07-04
上传用户:变形金刚