动态产生任意维数的矩阵，计算乘法并输出结果
上传时间： 2017-02-10
上传用户：zsjzc
用C语言实现数组和矩阵，矩阵和矩阵的乘法。
上传时间： 2013-12-31
上传用户：tyler
针对基于最小二乘法的ICP 曲面匹配算法难以处理待比较曲面的局部大变形问题, 提出一种改进算 法。即采用遗传算法确定曲面初始相对位置以保证匹配优化结果为全局最优值, 利用ICP 算法匹配结果构造 偏差阈值, 以此阈值过滤点群后再以最小二乘法进行匹配处理, 消除局部大变形影响, 获得合理的变换矩阵。以此变换矩阵变换初始点群再进行误差计算, 从而获得理想的匹配结果
上传时间： 2017-07-02
上传用户：qb1993225
一个用十字链表实现的稀疏矩阵类，具有加减和乘法，以及特征值的求法
上传时间： 2013-12-21
上传用户：jeffery
稀疏矩阵运算器 对稀疏矩阵采用三元组存储，实现加法 减法 乘法的功能
上传时间： 2017-09-07
上传用户：jing911003
矩阵运算简单运算（求转秩，乘法，矩阵求反）
上传时间： 2017-09-24
上传用户：xinzhch
PCD8544 48X84点矩阵LCD控制／驱动 PDF版
上传时间： 2013-07-05
上传用户：eeworm
专辑类-数字处理及显示技术专辑-106册-9138M PCD8544-48X84点矩阵LCD控制-驱动-36页-0.7M-PDF版.pdf
上传时间： 2013-06-16
上传用户：rocwangdp
矩阵运算是描述许多工程问题中不可缺少的数学关系，矩阵运算具有执行效率好、速度快、集成度高等优点，并且随着动态可配置技术的发展，灵活性也有了很大的提高。因此，寻找矩阵运算的高速实现方法是具有很大的现实意义，能够为高速运算应用提供技术支持。 为了提高研究成果的实用性与商用性，本文主要针对某种体积小、运算速度和性能要求很高的特殊场合设计并实现基于FPGA的矩阵运算功能。通过系统地研究FPGA功能结构、设计原理、DSP接口、IEEE-754标准，深入学习浮点数及矩阵的基础运算以及硬件编程语言等内容，根据矩阵运算的特点和原理，讨论了硬件设计方面重点对具体核心器件结构、特点以及有关FPGA的设计流程和控制器Verilog HDL硬件编程语言代码方面内容，确定了基于FPGA浮点运算及矩阵运算单元的Verilog HDL设计方法，在Quartus II平台上对其仿真、记录运算结果，并对采集到的数据结果进行了深入分析与总结。 本设计通过几种矩阵算法利用FPGA和MATLAB分别进行了实现测试，验证了设计结果的正确性，证明了本设计中矩阵运算速率的实用性与高效性，提高了系统资源利用率和系统可靠性，为今后在工程、军事、通讯等生产生活各个领域应用打下良好基础。
上传时间： 2013-07-07
上传用户：xuanjie
LDPC(Low Density Parity Check)码是一类可以用非常稀疏的校验矩阵或二分图定义的线性分组纠错码，最初由Gallager发现，故亦称Gallager码.它和著名Turbo码相似，具有逼近香农限的性能，几乎适用于所有信道，因此成为近年来信道编码界研究的热点。 LDPC码的奇偶校验矩阵呈现稀疏性，其译码复杂度与码长成线性关系，克服了分组码在长码长时所面临的巨大译码计算复杂度问题，使长编码分组的应用成为可能。而且由于校验矩阵的稀疏特性，在长的编码分组时，相距很远的信息比特参与统一校验，这使得连续的突发差错对译码的影响不大，编码本身就具有抗突发差错的特性。 本文首先介绍了LDPC码的基本概念和基本原理，其次，具体介绍了LDPC码的构造和各种编码算法及其生成矩阵的产生方法，特别是准循环LDPC码的构造以及RU算法、贪婪算法，并在此基础上采用贪婪算法对RU算法进行了改进。 最后，选用Altera公司的Stratix系列FPGA器件EPls25F67217，实现了码长为504的基于RU算法的LDPC编码器。在设计过程中，为节省资源、提高速度，在向量存储时采用稀疏矩阵技术，在向量相加时采用通过奇校验直接判定结果的方法，在向量乘法中，采用了前向迭代方法，避开了复杂的矩阵求逆运算。结果表明，该编码器只占用约10％的逻辑单元，约5％的存储单元，时钟频率达到120MHz，数据吞吐率达到33Mb/s，功能上也满足编码器的要求。
上传时间： 2013-06-09
上传用户：66wji
