verilog编写基于fpga的鉴相器模块
上传时间： 2013-08-19
上传用户：18752787361
基于FPGA设计数字锁相环，提出了一种由微分超前/滞后型检相器构成数字锁相环的Verilog-HDL建模方案
上传时间： 2013-08-19
上传用户：Huge_Brother
飞机电气检测的界面程序设计，非常有用，特别是对国防科工委的大学生来说！
上传时间： 2013-08-21
上传用户：zh_901
针对高频感应加热电源中用传统的模拟锁相环跟踪频率所存在的问题,提出一种非常适合于高频感应加热的\r\n新型的数字锁相环。使用FPGA 内底层嵌入功能单元中的数字锁相环74HCT297 ,并添加少量的数字电路来实现。最后利\r\n用仿真波形验证该设计的合理性和有效性。整个设计负载范围宽、锁相时间短,现已成功应用于100 kHz/ 30 kW 的感应加\r\n热电源中。
上传时间： 2013-08-22
上传用户：nairui21
关于数字锁相环的一点东西,可以下来看看\r\n
标签： 数字锁相环
上传时间： 2013-08-26
上传用户：7891
基于FPGA的高速图像采集和处理卡 能用于视觉检测系统
上传时间： 2013-08-28
上传用户：Shaikh
Verilog实现的DDS正弦信号发生器和测频测相模块，DDS模块可产生两路频率和相位差均可预置调整的值正弦波，频率范围为20Hz-5MHz，相位范围为0°-359°，测量的数据通过引脚传输给单片机，单片机进行计算和显示。
上传时间： 2013-08-28
上传用户：asdfasdfd
意法半导体静电计单相组合解决方案 图 意法半导体静电计单相组合解决方案
上传时间： 2013-10-23
上传用户：Aidane
为了减小匹配傅里叶变换分析的计算量，提出了一种基于快速傅里叶变换的快速算法。根据匹配傅里叶变换的分解将积分形式转化为离散形式，推导出快速算法表达式。该算法与直接的数值离散匹配傅里叶变换算法相比较，计算量大大减少。同时给出了其在雷达信号处理中线性调频信号的检测与参数估计的应用。理论及计算机仿真结果表明了该算法的有效性和精确性，有良好的工程应用前景。
上传时间： 2013-10-21
上传用户：chongchong1234
空间多媒体通信过程中存在的不可预测的分组数据丢失、乱序，可变的链路传输及处理时延抖动以及收发端时钟不同步与漂移等问题，这可能导致接收端在对音视频数据进行显示播放时产生音视频不同步现象。为了解决此问题，提出了一种改进的基于时间戳的空间音视频同步方法，该方法采用一种相对时间戳映射模型，结合接收端同步检测和缓冲设计，能够在无需全网时钟和反馈通道的情况下，实现空间通信中的音视频同步传输，并在接收端进行同步播放显示。对该方法进行了仿真，结果表明了设计的可行性。同步前的均方根误差SPD值平均在150 ms左右，最大能达到176.1 ms。文中方法能将SPD值控制在60 ms左右，不仅能实现音视频同步传输，并且开销很小，可应用在空间多媒体通信中。
标签： 音视频
上传时间： 2013-11-21
上传用户：comer1123
