随着我国加入WTO，我国逐渐成为世界缝制设备生产和销售中心。在缝制设备行业占据极其重要地位的绣花机行业也因此而得到迅速发展，我国绣花机产量已占据全球绣花机产量的70％。但是，我国的绣花机行业在发展的过程中仍存在和面临着很多问题。一方面是产品结构和产品质量，我国的绣花机主要以中低档为主，在噪声、刺绣质量、效率、产品寿命以及维护性等方面与国外先进机型存在较大差距；另一方面是技术实力和创新能力，作为绣花机全部技术核心的控制器，国内能开发的公司屈指可数，缺乏有效的竞争，且技术实力和创新能力无法与国际企业相抗衡。 针对上述情况，本文分析了绣花机的工作原理和当前主流绣花机的控制方式及特点，在研究室已完成的中低速平绣型工业绣花机课题的基础上，设计了一种基于硬实时嵌入式操作系统WinCE5.0，以32位RISC架构ARM9处理器S3C2440A为主控芯片，以MAXII系列CPLDEPM1270为接口芯片的高速绣花机控制器。整个绣花机以高速，高质量为目标，以伺服电机作为主轴驱动，步进电机作为X/Y轴驱动，带USB接口和Ethernet接口，预留特种绣接口，带高分辨率彩色触摸屏，功能丰富，操作方便。 本文分7章，第一章阐述了课题背景，绣花机发展现状和关键技术；第二章从原理出发完成了需求分析，硬件和操作系统选型和项目规划；第三章完成了总体硬件系统设计并重点介绍了驱动系统，CPLD单元，主控制板的设计和各种资源的分配；第四章在分析WinCE及其项目开发流程和环境构建的基础上，完成了软件的总体框架设计并介绍了相关设计要点。第五章主要是驱动程序和运动控制模块并以步进电机驱动的开发为例介绍了流驱动的开发过程和相关的技术要点。第六章设计了一种自主的内部花样格式并完成了相应的测试。最后一章是对本课题的总结和展望。 本文不仅从项目研究与开发和软件工程的高度详细探讨了基丁ARM和WinCE5.0的绣花机控制器的整个开发过程，也具体的从硬件设计，资源配置，软件编写，驱动开发，运动控制和花样处理等多个方面进行了深入的分析和研究。本课题的工作对于高速高档绣花机的开发具有很好的参考价值和实践意义，对于提升国内绣花机行业在高端市场与国外企业的竞争力，提升民族品牌价值，改变国内绣花机控制器被少数公司所垄断，增加良性有效竞争有积极影响。
上传时间： 2013-06-29
上传用户：qazwsxedc
随着信息技术的发展和数字化产品的普及以及Intemet广泛深入的应用，从消费电器到工业设备，从民用产品到军用器材，嵌入式系统己被广泛的应用到网络、手持通信设备、消费电子和自动化控制等各个领域。嵌入式系统的广泛应用和发展潜力使其成为21世纪的应用热点之一。为了学习、研究和使用嵌入式技术，国内许多高校都在开展或计划开展嵌入式系统教学。因此，研制基于ARM的嵌入式系统教学实验系统已迫在眉睫。 本文在分析了各种嵌入式教学实验系统功能的基础上，提出并研究设计了一款基于ARM的嵌入式系统教学实验系统。本文概括地阐述了嵌入式系统的概念、设计流程、发展趋势，分析了嵌入式系统教学开展的必要性。根据实验系统的需求分析、功能规划和教学内容安排，设计了一个基于ARM的嵌入式系统教学实验系统的硬件平台，详细论述了硬件平台的设计及实现过程，同时给出了电路原理图。研究了嵌入式操作系统的启动和移植，包括嵌入式操作系统的选型、系统引导程序Bootloader的设计与实现、嵌入式操作系统uCLinux内核的移植。以嵌入式网络为应用背景，分析了嵌入式Boa服务器的程序结构，修改并实现了嵌入式Boa服务器。在Boa服务器的基础上，设计并实现了远程控制嵌入式系统I/O端口的应用程序，实现了通过浏览器控制A/D转换器进行模拟信号采集并获得采样数据的功能。 实验结果表明，所设计的基于ARM的嵌入式系统教学实验系统达到了预期的设计目标，能够满足嵌入式系统教学实验的要求。
上传时间： 2013-05-23
上传用户：shenglei_353
无线数据传输是指终端和监控中心通过无线网络的方式进行数据通信。本文以ARM处理器S3C2440A为核心搭建硬件平台，选用Linux作为嵌入式操作系统，实现了基于CDMA网络的无线数据传输系统。 系统以ARM920T微处理器芯片S3C2440A和CDMA模块Q2438F为实现核心。论文首先研究了基于S3C2440A微处理器的嵌入式系统硬件平台的架构，详细分析了ARM最小系统中各个功能组成模块；然后建立了嵌入式系统开发的arm-linux-gcc交叉编译环境，重点研究了Bootloader和Linux内核的配置与编译，并且在硬件平台上移植了Linux操作系统。在ARM嵌入式Linux开发平台上，研究了基于Video4Linux的USB摄像头采集图像的解决方案，即在Linux内核中加载Video4Linux模块，通过V4L模块提供的编程接口，操作USB摄像头设备文件/dev/video0，并且采用内存映射方式截取视频，完成了图像采集的软件设计。此外，论文还研究了在Linux环境下PPP协议拨号上网的实现方法，即通过AT指令初始化CDMA模块，使之附在CDMA网络上，通过编写脚本程序的方法建立PPP连接，获得网络运营商ISP动态分配给数据传输终端的IP地址，从而实现了无线模块拨号上网功能。在无线终端通过PPP拨号上网后，采用了客户端/服务器端模式，运行套接字(Socket)应用程序，将设备采集到的图像数据通过CDMA网络后再经过Internet传送到监控中心，实现了传输终端和监控中心之间的数据的发送与接收。 论文研究和实现的基于ARM嵌入式Linux和CDMA网络的无线数据传输系统满足设计要求，达到了预期目标。终端内嵌TCP/IP协议，可以通过CDMA网络连接到互联网，数据传输实时性强，为用户提供透明的数据传输通道。相比于传统的传输系统，它具有高可靠性、组网方便、可远程控制等特点，因此在电力自动化、环保、交通监控等领域有着广泛的应用，特别适用于移动环境、难于布线的场所和边远地区。
上传时间： 2013-06-11
上传用户：gaojiao1999
随着现代科学技术的发展和人民生活水平的提高，人们对住宅的安全性提出了更高的要求。由于视频监控具有直观、方便、信息内容丰富等的特点，而被广发的应用各种安防系统中。现有的家居监控系统智能化程度低，无法更好的适应家居安防系统的要求，因此研究并开发出适合人们需要的智能化家居视频监控系统具有重要的意义。 本课题针对现有家居视频监控系统的问题，选用SAMSLING公司基于ARM9核的S3C2410芯片作为CPU，扩展了USB摄像头、Internet芯片、红外传感器模块、液晶屏、键盘等外围设备，设计出一种基于ARM的智能家居网络视频监控系统。该系统的功能主要包括：摄像头采集图像并在LCD上进行显示；在户外PC上可以通过网络查看ARM端家中情况，图像经过压缩后进行传输；截取图像进行人脸检测；当检测到人脸时，GPRS发送短信通知主人有入侵情况发生；检测到人脸的图像压缩后进行存储。 本文介绍了系统各个硬件型号的选取，硬件的性能参数，硬件引脚和寄存器参数，设计了各个硬件之间的接口电路。系统的软件部分采用嵌入式Linux作为操作系统，在目标板上移植了引导程序、Linux裁剪后的系统和文件系统，在此基础上实现了摄像头图像采集和LCD上的显示、基于肤色和模板匹配的人脸检测算法、基于DCT变换的有损图像压缩算法、GPRS短信发送、图像网络传输等软件功能。 试验结果表明，本系统能够较好的实现预期的功能，具有较好的稳定性和应用前景。
上传时间： 2013-04-24
上传用户：四只眼
随着信息产业和集成电路技术的进步，嵌入式应用领域得到了蓬勃和快速的发展。嵌入式应用开发的重要特点是满足应用门类的多样化需求，嵌入式应用的多样化主要体现在目标机硬件平台的多样化，而硬件平台的多样化则对嵌入式系统平台的底层构建提出了严格要求，因此不同硬件平台底层构建研究是嵌入式开发中的一个重要问题。 嵌入式软硬件平台的底层构建主要涉及以下几个部分： 1、嵌入式开发环境构建，涉及交叉编译环境、交叉调试环境等； 2、嵌入式硬件平台构建，涉及硬件平台选型、地址分配等； 3、U．Boot移植，涉及U-Boot启动分析、移植分析等； 4、嵌入式操作系统移植，涉及uClinux内核结构、移植分析等； 5、驱动程序的开发，涉及硬件分析、Linux下驱动分析等； 与此同时，安全防范系统作为现代化的安全警卫手段，近年来正越来越多地进入各个行业的各种应用领域，智能家居已经成为高科技发展必然的趋势。另外，运营商宽带网络缺乏新的利润增长点，在已有的宽带网络上开发新的业务迫在眉睫。基于ARM的家庭安防网关与局端设备相结合，配备无线报警信号自学习型编解码收发模块，完全解决了上述两个问题。 本文以多媒体综合报警系统项目中的终端产品XXX型家庭安防网关为依托，以开发流程为主线，就ARM+uClinux嵌入式平台给出了以上五个嵌入式开发过程中底层平台构建的关键技术解决方案。正文中将依次介绍项目概述、目标硬件平台分析、交叉开发环境构建以及U-Boot的移植、uClinux的移植和具体驱动程序的开发。
上传时间： 2013-05-25
上传用户：李彦东
作为嵌入式系统核心的微处理器，是SOC不可或缺的“心脏”，微处理器的性能直接影响着整个SOC的性能。 与国际先进技术相比，我国在这一领域的研究和开发工作还相当落后，这直接影响到我国信息产业的发展。本着赶超国外先进技术，填补我国在该领域的空白以摆脱受制于国外的目的，我国很多科研单位和公司进行了自己的努力和尝试。经过几年的探索，已经有多种自主知识产权的处理器芯片完成了设计验证并逐渐进入市场化阶段。我国已结束无“芯”的历史，并向设计出更高性能处理器的目标迈进。 艾科创新微电子公司的VEGA处理器，是公司凭借自己的技术力量和科研水平设计出的一款64位高性能RSIC微处理器。该处理器基于MIPSISA构架，采用五级流水线的设计，并且使用了高性能处理器所广泛采用的虚拟内存管理技术。设计过程中采用自上而下的方法，根据其功能将其划分为取指、译码、算术逻辑运算、内存管理、流水线控制和cache控制等几个功能块，使得我们在设计中能够按照其功能和时序要求进行。 本文的首先介绍了MIPS微处理器的特点，通过对MIPS指令集和其五级流水线结构的介绍使得对VEGA的设计有了一个直观的认识。在此基础上提出了VEGA的结构划分以及主要模块的功能。作为采用虚拟内存管理技术的处理器，文章的主要部分介绍了VEGA的虚拟内存管理技术，将VEGA的内存管理单元(MMU)尤其是内部两个翻译后援缓冲(TLB)的设计作为重点给出了流水线处理器设计的方法。结束总体设计并完成仿真后，并不能代表设计的正确性，它还需要我们在实际的硬件平台上进行验证。作为论文的又一重点内容，介绍了我们在VEGA验证过程中使用到的FPGA的主要配置单元，FPGA的设计流程。VEGA的FPGA平台是一完整的计算机系统，我们利用在线调试软件XilinxChipscope对其进行了在线调试，修正其错误。 经过模块设计到最后的FPGA验证，VEGA完成了其逻辑设计，经过综合和布局布线等后端流程，VEGA采用0.18工艺流片后达到120MHz的工作频率，可在其平台上运行Windows-CE和Linux嵌入式操作系统，达到了预计的设计要求。
上传时间： 2013-07-07
上传用户：标点符号
视频目标识别与跟踪技术是当今世界重要的研究课题,它涉及图像处理、自动控制、计算机应用等学科,该文主要论述该项目的具体实现及相关理论分析,重点在于该系统的硬件模块实现及分析.该系统的硬件模块是典型的高速数字电路,这也是当今世界电路设计的一大热点.同时,该系统的硬件模块不同于传统的模拟、数字电路.严格的说它是基于可编程芯片的系统(System On Programmable Chip).它与传统电路的最大不同在于,硬件模块本身不具备任何功能,但该硬件模块可以与相应的软件结合(此处,我们将FPGA中的可编程指令也广义的归入软件范畴),实现相应的功能.换言之,该硬件模块通过换用其他软件,可以实现其他功能.所以从这个意义上讲,我们也可以将其称为基于可编程芯片的通用平台系统(General System On Programmable Chip).此外,该文还对该系统进行了尝试性的层状结构描述,这种描述同样适用于其它IT目的或电子系统.
上传时间： 2013-04-24
上传用户：yumiaoxia
摘要:"红外弱小目标检测"是红外搜索跟踪系统、红外雷达预警系统、红外成像跟踪系统的核心技术,因此红外小目标的检测是当前一项重要的研究课题.目前的发展方向是研究运算量小、性能高、利于硬件实时实现的检测和跟踪算法.该文在前人研究的基础上,着重研究了Marr视觉计算理论在红外小目标检测技术中的应用.从Marr算法的理论基础——高斯平滑滤波器与拉普拉斯算子的相关知识以及Marr的计算视觉理论基础开始,进行了 2G(Laplacian of Gaussian,高斯—拉普拉斯)滤波器、LoG(Laplacian ofGaussian,高斯—拉普拉斯)模板以及 2G滤波器在人类视觉、边缘检测、边缘处理的物理意义以及神经生理学意义方面的分析讨论,提出了易于FPGA(Field Programmable Gate Array,现场可编程门阵列)实现的基于Marr计算视觉的红外图像小目标检测方法.该方法可根据目标大小自动设计检测模板,在滤除不相关的噪声的同时又保留闭合的目标边缘,从而检测出目标.将该方法用FPGA实现,满足了检测过程中的实时性.考虑到工程中的应用,该文对该方法在FPGA中的具体实现给出了设计总体思路和详细流程.由于FPGA具有对图像数据的实时处理能力,而且该算法在FPGA中的具体实现中对资源的合理使用进行了综合考虑,因此该算法能够实时、有效地实现目标检测.并在此基础上对小目标的检测研究前景进行展望.
上传时间： 2013-07-04
上传用户：萌萌哒小森森
ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.
上传时间： 2013-07-01
上传用户：myworkpost
该文利用FPGA技术,设计了全概率宽带数字接收机的实验平台,并在其上提出了数字接收机实现的可行性方法,以及对这些方法的验证.该文的主要贡献和创新有以下几个方面.提出了并行结构算法的工程实现,讨论了解决前端采样的高速数据流远远超过后端DSP处理能力问题的可行性方法.利用多相滤波下变频的并行结构特点,使滤波器能够以高效的形式实现,也使得后端的混频能够工作在一个较低的速率上.经过多相滤波下变频处理后的数据,在速率和数量上都有大幅减少,达到了现有通用DSP器件的处理能力的要求.针对多相滤波下变频与短数据快速测频算法的特点,用FPGA搭建了其实验模型,并利用微机EPP接口,对实验目标板进行控制并与其进行数据交换.利用FPGA的在线编程特性,可以方便灵活对各种实现方法加以验证、比较.同时也给调试带来了方便,可以每个模块单独调试而不用改变硬件结构,使调试效率大大提高.该平台也可用来对其他数字处理算法进行实现性分析与实验.参考软件无线电设计的概念和国内外相关文献,提出了多项滤波下变频结构的FPGA实现.传统的DDC通过数字混频、滤波、抽取实现数字下变频,在高速A/D和电子侦察环境条件下商用DDC不能使用.该文采用滤波器多相分解方法,按数字混频序列划分调谐信道,使用先抽取,后低通滤波,再混频的数字下变频结构,高效实现了变载频带通信号数字下变频.结合多相滤波下变频结构、算法对测频精度及速度的要求,提出了短数据快速测频算法的具体实现,使用流水线的设计方法,提高了系统的数据吞吐率,在尽可能短的时间内提供多相滤波下变频所需的载频位置信息.以上两部分的FPGA实现除了纯粹的算法模块外,还包括测试用的外围模块,以及运行于实验平台上的控制模块、缓存、数据控制等.这些模块也用FPGA来实现.
上传时间： 2013-06-22
上传用户：haoxiyizhong
