用Visual C++语言编写的SD卡与PC机通讯的main函数。
上传时间： 2014-01-07
上传用户：dsgkjgkjg
在windowsCE 环境下实现可连接点对象与客户端通讯
上传时间： 2013-12-22
上传用户：lanjisu111
FPGAcpld结构分析 pga的EDA设计方法 fpga中的微程序设计 复杂可编程逻辑器件cpld专题讲座(Ⅴ)──cpld的应用和实现数字逻 一种使用fpga设计的DRAM控制器 用cpld器件实现24位同步计数器的设计
上传时间： 2017-07-20
上传用户：ikemada
针对在设备中需要控制多个步进电机的需求，设计了基于RS-485网络的步进电机控制系统。使用STM32单片机实现了Modbus RTU协议，有效解决了单个处理器不能同时控制大量步进电机的问题和多步进电机驱动系统中零点位置、极限位置信号处理的实时性的问题。该方法在多个项目中得到了应用，既能满足实时性要求，又具有很好的扩展性能。步进电机的驱动使用了集成驱动芯片，详细分析了该芯片的使用中的关键技术。
上传时间： 2013-10-26
上传用户：cursor
本代码是SHA1用C语言实现的源代码，SHA1与MD5是目前最为常用的HASH算法，可用于认证及签名等
上传时间： 2016-02-14
上传用户：invtnewer
一个用Java applet实现的B-Tree算法
上传时间： 2013-12-25
上传用户：qiao8960
用单链表实现对两个无序 A,B表进行合并并使的合并后的表按从小到大排序
上传时间： 2013-11-30
上传用户：253189838
用java语言实现了B样条曲线的做法。 可以自由输入控制点，并可以通过鼠标调节控制点的位置。
上传时间： 2015-10-14
上传用户：zgu489
利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。 本设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和VHDL语言输入—各模块程序设计）实现数字钟的设计、下载和调试。 一、 功能说明 已完成功能 1. 完成秒／分／时的依次显示并正确计数； 2. 秒／分／时各段个位满10正确进位，秒／分能做到满60向前进位； 3. 定时闹钟：实现整点报时，又扬声器发出报时声音； 4. 时间设置，也就是手动调时功能：当认为时钟不准确时，可以分别对分／时钟进行调整； 5. 利用多余两位数码管完成秒表显示：A、精度达10ms；B、可以清零；C、完成暂停 可以随时记时、暂停后记录数据。 待改进功能： 1. 闹钟只是整点报时，不能手动设置报时时间，遗憾之一； 2. 秒表不能向秒进位，也就是最多只能记时100ms； 3. 秒表暂停记录数据后不能在原有基础上继续计时，而是复位重新开始。 【注意】秒表为后来添加功能，所以有很多功能不成熟！
上传时间： 2014-01-02
上传用户：LIKE
一个用JSP写的基于了B/S的图书馆管理系统，实现了网上预约，图书查询检索等功能。
上传时间： 2014-12-21
上传用户：王小奇
