随着 EDA 设计的蓬勃发展，加之高速器件的大面积应用，单板的密度越来越大，提高 PCB单板的设计效率，已经成为我们亟待解决的问题。而 PCB 单机布线所花费的时间往往成为制约某一项目进度的瓶颈， 为大幅度提高单板整体设计效率，使用 MENTOR 公司的 ExpeditionPCB 布线器进行多人协同设计能很好地解决这个问题。而为了验证生产质量，需要在单板上添加在线测试点，如何应用 Mentor 布线工具来自动添加测试点提高工作效率显得尤为重要，本文就如何使用 ExpeditionPCB布线器自动添加测试点给出一些基本方法。 [关键词] Mentor、测试点、提高效率
上传时间： 2014-12-24
上传用户：yunfan1978
数字与模拟电路设计技巧IC与LSI的功能大幅提升使得高压电路与电力电路除外，几乎所有的电路都是由半导体组件所构成，虽然半导体组件高速、高频化时会有EMI的困扰，不过为了充分发挥半导体组件应有的性能，电路板设计与封装技术仍具有决定性的影响。 模拟与数字技术的融合由于IC与LSI半导体本身的高速化，同时为了使机器达到正常动作的目的，因此技术上的跨越竞争越来越激烈。虽然构成系统的电路未必有clock设计，但是毫无疑问的是系统的可靠度是建立在电子组件的选用、封装技术、电路设计与成本，以及如何防止噪讯的产生与噪讯外漏等综合考虑。机器小型化、高速化、多功能化使得低频/高频、大功率信号/小功率信号、高输出阻抗/低输出阻抗、大电流/小电流、模拟/数字电路，经常出现在同一个高封装密度电路板，设计者身处如此的环境必需面对前所未有的设计思维挑战，例如高稳定性电路与吵杂(noisy)性电路为邻时，如果未将噪讯入侵高稳定性电路的对策视为设计重点，事后反复的设计变更往往成为无解的梦魇。模拟电路与高速数字电路混合设计也是如此，假设微小模拟信号增幅后再将full scale 5V的模拟信号，利用10bit A/D转换器转换成数字信号，由于分割幅宽祇有4.9mV，因此要正确读取该电压level并非易事，结果造成10bit以上的A/D转换器面临无法顺利运作的窘境。另一典型实例是使用示波器量测某数字电路基板两点相隔10cm的ground电位，理论上ground电位应该是零，然而实际上却可观测到4.9mV数倍甚至数十倍的脉冲噪讯(pulse noise)，如果该电位差是由模拟与数字混合电路的grand所造成的话，要测得4.9 mV的信号根本是不可能的事情，也就是说为了使模拟与数字混合电路顺利动作，必需在封装与电路设计有相对的对策，尤其是数字电路switching时，ground vance noise不会入侵analogue ground的防护对策，同时还需充分检讨各电路产生的电流回路(route)与电流大小，依此结果排除各种可能的干扰因素。以上介绍的实例都是设计模拟与数字混合电路时经常遇到的瓶颈，如果是设计12bit以上A/D转换器时，它的困难度会更加复杂。
上传时间： 2013-11-16
上传用户：731140412
随着集成功能的不断增加，移动电话还可作为便携式媒体播放器(PMP)、数码相机、掌上电脑(PDA)、甚至全球定位系统（GPS）使用。如何获得更加逼真的显示、突破热瓶颈、高效智能地管理电源是系统设计人员当前面临的挑战。
上传时间： 2013-10-16
上传用户：时代电子小智
HCS08HCS12系列单片机 飞思卡尔公司的 HCS08/HCS12 系列 MCU，因其速度快、功能强、功耗小、价 格低等特点，在业界得到了广泛的应用。 在 HCS08/HCS12 系列 MCU 中，飞思卡尔引入了新的片上调试技术——BDM。 这种调试技术由于其优越的性能而逐渐被业界接受，成为广泛使用的MCU在线编程 调试方法。针对 BDM 技术，国外公司提供了功能强大的编程调试器，但价格高昂， 难以被国内广大用户接受；国内一些高校也进行了相关研究开发，但是研发的编程调 试器大多存在以下三个问题：一是随着飞思卡尔MCU总线频率的不断提高，这些编 程调试器已经不能适应与高频率MCU的通信的要求；二是无法与飞思卡尔的集成开 发环境 CodeWarrior 兼容，使用很不方便；三是由于采用 USB1.1 协议，导致整体通 信速度很慢。 本文对国内外已有的HCS08/HCS12 编程调试器进行了深入的技术分析，综合目 前微控制器的最新发展技术，提出了采用USB2.0 通信接口的编程调试器硬件及底层 驱动的设计方案，实现了一种新型高效的适用于飞思卡尔 HCS08/HCS12 系列 MCU 的 USBDM（Universal BDM，通用 BDM编程调试器)，有效地解决了国内编程调试 器普遍存在的频率瓶颈及通信速度。同时，本文在研究CodeWarrior的通信接口规范 的基础上，剖析了CodeWarrior中通信接口函数的功能，实现了作者编程调试器体系 中的通信函数，使之适用于 CodeWarrior 开发环境。USBDM 编程调试器通信函数动 态链接库的设计，不仅便于使用编程调试器进行二次开发，也方便了驱动程序的更新。
上传时间： 2013-10-28
上传用户：youke111
新一代的可携式电子产品不但日趋轻巧纤薄，而且内建的数位电路也越来越多，以便可以支援复杂的运算工作。这类能快速处理大量资料的电子产品迅速普及起来，使系统设计工程师在设计上面对新挑战。为了在产品添加更多功能及确保外型更吸引，设计工程师一方面要为处理器提供足够的供电来执行各种新功能，其中包括声频/视讯录播，电玩，网页浏览，电子邮件传送及一般的办公室文档处理，但另一方面又不能为应付更大的耗电量而加大电池。超小型的可携式电子产品近来很受市场欢迎，这个趋势显示电池体积会进一步缩小，令系统很易便耗尽电池的储电。这些储电量如此有限的电池还要为其他新加的元件，例如高解析度彩色显示器及摄影镜头，提供所需的供电。电池技术固然在效能上有一定的提升，但基本上仍不足以解决电源的供求失衡问题。此外，新一代的半导体技术也令这个问题雪上加霜，因为深层次微米制程技术有漏电的问题，进一步增加系统的整体功耗。电源转换技术也达到瓶颈，效能出现大幅提升的机会十分渺茫。（目前市场上各大开关稳压器的电源转换效率已高达90％以上。）面对这样的情况，我们必须重新思考电源管理的问题，以及采用周密完善的方式来开发新系统。头痛医头，脚痛医脚的方法只能暂时解决个别的电源转换效率问题，对问题的彻底解决没有帮助。因此，我们必须全面审视整个系统的供电需要，并确保系统内的不同元件能在运作上互通，才可进一步提升能源效益以满足消费者的要求。
上传时间： 2013-12-19
上传用户：zhanditian
我们今天的时代，已经进入了一个无线无处不在的时代，出门，我们使用手机打电话，发短信，在家，我们使用无绳电话；开车，我们使用GPS导航找路；上班，我们使用无线网卡上网，办公…..但是，现在我们很难将这些“高档”的无线应用和低价格，低功率消耗，小体积的8位单片机联系起来，虽然8位单片机已经在各行各业广泛的使用大显声威，是目前工业用嵌入式单片机的主流，在工业控制，家电工业，住宅自动化等许多方面有广泛应用；目前我们接触到的这些无线应用例如手机，BB机，802.11标准的网卡/路由器等都具有一个共同的特点是：1/功率消耗较大，需要较大电池支持;2/价格较高，动辄几十到几百美元3/需要一定体积，不能做到像一个纽扣那么小；然而，正是这些特点，限制了无线产品向更广阔的应用空间发展，而能够突破这个无线应用得瓶颈的关键，确正是这个小小的其貌不扬8位单片机；
上传时间： 2013-10-28
上传用户：GHF
摘要：本文介绍了一种基于Proteus和Keil两款软件下的单片机的学习过程，目的在于改善目前学院单片机教学过程中的瓶颈，特别是学生学习过程中所遇到的学习成本问题的解决，为教师和学生的教和学带来便利，同时，也为相关专业的建设提供了一种虚拟实训室的建设参考方案，把单片机的教学带入良性循环，凸显我校学生的动手技能。关键词：单片机；Proteus；Keil
上传时间： 2013-11-13
上传用户：copu
虽然PIC都是8位的单片机，但都采用RISC（Reduced Instruction Set Computing）核心结构，这有别于过去一般的CISC(Complex Instruction Set Computing)结构。所谓RISC结构就是采用哈佛双总线结构，将地址总线与数据总线分开，因此在同一个指令执行过程中，数据与地址可以同时传送，避免了总线处理上的瓶颈。
上传时间： 2013-11-21
上传用户：tianyi223
美国Ramtron公司运用其独有的单晶体管(1T)记忆体专利开发出两个最新改良型SRAM (ESRAM)记忆产品.新技术用比传统六晶体管(6T) SRAM产品四分之一的价格, 制造出大四倍容量的高速, 改良型记忆产品. 解决了新世代网络,通讯设备,计算机系统,图象处理设计所面对需求大容量,低成本,低功耗的瓶颈问题. 这期应用指南主要针对零总线转换,四字节迸发(NoBL Burst) ESRAM的应用
上传时间： 2013-10-29
上传用户：suicone
Xilinx UltraScale™ 架构针对要求最严苛的应用，提供了前所未有的ASIC级的系统级集成和容量。 UltraScale架构是业界首次在All Programmable架构中应用最先进的ASIC架构优化。该架构能从20nm平面FET结构扩展至16nm鳍式FET晶体管技术甚至更高的技术，同 时还能从单芯片扩展到3D IC。借助Xilinx Vivado®设计套件的分析型协同优化，UltraScale架构可以提供海量数据的路由功能，同时还能智能地解决先进工艺节点上的头号系统性能瓶颈。 这种协同设计可以在不降低性能的前提下达到实现超过90%的利用率。 UltraScale架构的突破包括： • 几乎可以在晶片的任何位置战略性地布置类似于ASIC的系统时钟，从而将时钟歪斜降低达50% • 系统架构中有大量并行总线，无需再使用会造成时延的流水线，从而可提高系统速度和容量 • 甚至在要求资源利用率达到90%及以上的系统中，也能消除潜在的时序收敛问题和互连瓶颈 • 可凭借3D IC集成能力构建更大型器件，并在工艺技术方面领先当前行业标准整整一代 • 能在更低的系统功耗预算范围内显著提高系统性能，包括多Gb串行收发器、I/O以及存储器带宽 • 显著增强DSP与包处理性能 赛灵思UltraScale架构为超大容量解决方案设计人员开启了一个全新的领域。
标签： UltraScale Xilinx 架构
上传时间： 2013-11-17
上传用户：皇族传媒
