虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

现场网络

  • 无线通信网络中的安全机制研究

    详细介绍了当前蜂窝移动通信网络和自组织(Ad Hoc)网络中采用的主要安全机制。简要地讲述蓝牙系统中的安全机制。

    标签: 无线通信网络 安全机制

    上传时间: 2013-10-26

    上传用户:ewtrwrtwe

  • CDMA网络规划优化客户培训教材

    无线网络的建设涉及到网络规划、网络优化仿真等工作,需要用到通讯和 CDMA 方面的基础知识。本教材将对部分通讯基础知识、网络规划优化流程、CDMA 部分基础技术、中兴系统等内容进行介绍,为顺利开展网络规划优化工作提供指导。本教材不包括中兴自主开发的测试分析软件的介绍,相关内容参见相应用户手册。

    标签: CDMA 网络规划 培训教材

    上传时间: 2013-12-18

    上传用户:zoudejile

  • 基于传感器网络的多目标跟踪和特征管理方法

        针对传感器网络下多目标跟踪时目标数量不断变化这一复杂情况,文中对多目标的跟踪和特征管理方法进行了研究。该方法由数据关联、多目标跟踪、特征管理,和信息融合所组成。其中未知数量多目标的跟踪和数据关联通过马尔科夫蒙特卡罗数据关联实现。通过信息融合来整合本地信息,获取所有相邻传感器的本地一致性,最终实现特征管理。试验证明,本方法能够在分布式的传感器网络环境下对多目标进行准确有效地跟踪和特征管理。

    标签: 传感器网络 多目标跟踪 特征 管理方法

    上传时间: 2013-11-18

    上传用户:wangdean1101

  • 面向MATLAB工具箱的神经网络理论与应用_丛爽

    《面向MATLAB工具箱的神经网络理论与应用》利用目前国际上流行通用的MATLAB 7.0环境,结合神经网络工具箱4.0.6版本,分别从网络构造、基本原理、学习规则以及训练过程和应用局限性几个方面,通过多层次、多方面的分析与综合,深入浅出地介绍了人工神经网络中的各种典型网络,以及各种不同神经网络之间在原理和特性等方面的不同点与相同点。

    标签: MATLAB 工具箱 神经网络

    上传时间: 2014-01-07

    上传用户:ayfeixiao

  • CAN总线原理和应用系统设计_邬宽明

    第一章 引论 1.1 计算机网络和协议 1.1.1 计算机网络 1.1.2 协 议 1.1.3 计算机网络体系结构 1.2 局域网 1.2.1 概 述 1.2.2 局域网协议 1.3 现场总线 1.3.1 背景和发展 1.3.2 概念和主要特点 1.4 控制器局部网(CAN) 1.4.1 CAN的分层结构 1.4.2 逻辑链路控制(LLC)子层 1.4.3 媒体访问控制(MAC)子层 1.4.4 物理层 第二章 CAN控制器及有关器件  

    标签: CAN 总线原理 应用系统

    上传时间: 2013-10-12

    上传用户:qwer0574

  • CANopen网络管理工具 V1.18

    CANopen网络管理工具 V1.18 网络管理工具

    标签: CANopen 1.18 网络 管理工具

    上传时间: 2013-10-08

    上传用户:181992417

  • CANopen网络管理工具 V1.18

    CANopen网络管理工具 V1.18 网络管理工具

    标签: CANopen 1.18 网络 管理工具

    上传时间: 2014-03-31

    上传用户:fanboynet

  • 基于Xilinx FPGA的HDUSec-网络行为分析监控系统的设计与实现(含源代码)

      系统实现计划:   1、首先是熟悉NetFPGA平台,并进行平台搭建,NetFPGA通过计算机的PCI接口与上位机进行数据交互和系统设置等工作;   2、根据NetFPGA的路由器功能对其进行硬件代码的编写和改进;   3、接下来是使用C语言编写网络行为记录器;   4、设计管理系统、Web服务器、数据库。

    标签: Xilinx HDUSec FPGA 网络

    上传时间: 2013-10-11

    上传用户:2404

  • BP神经网络图像压缩算法乘累加单元的FPGA设计

    基于神经网络的单片机开发

    标签: FPGA BP神经网络 图像压缩 算法

    上传时间: 2013-10-27

    上传用户:Yue Zhong

  • 基于FPGA的多路高速串并转换器设计

    高速串并转换器的设计是FPGA 设计的一个重要方面,传统设计方法由于采用FPGA 的内部逻辑资源来实现,从而限制了串并转换的速度。该研究以网络交换调度系统的FGPA 验证平台中多路高速串并转换器的设计为例,详细阐述了1 :8DDR 模式下高速串并转换器的设计方法和16 路1 :8 串并转换器的实现。结果表明,采用Xilinx Virtex24 的ISERDES 设计的多路串并转换器可以实现800 Mbit/ s 输入信号的串并转换,并且减少了设计复杂度,缩短了开发周期,能满足设计要求。关键词:串并转换;现场可编程逻辑阵列;Xilinx ; ISERDES

    标签: FPGA 多路 串并转换

    上传时间: 2013-11-17

    上传用户:hxy200501