系统发射部分由Lorenz混沌电路和调频电路产生混沌调频载波信号,经采样后在FPGA中实现差分延时和调制;接收部分基于非相干相关法,位同步模块采用相关值与能量比值作为定时测度,通过设置门限和滑动搜索窗口寻找初始同步,而后引入数字锁相环进行相关峰值跟踪和位同步调整。
上传时间： 2013-10-27
上传用户：wkxiian
近几年来，多输入多输出（MIMO）技术为无线通信带来了巨大的信道容量提升，同时它也开始从纯理论性能分析研究转向到无线通信市场的实际商业应用中。但是很多基于MIMO的相关技术仍没有在实际的信道传输条件下得到真正地验证，也即它们仍处于融合实际应用的初始阶段。所以在无线通信中建立一个准确且易处理的MIMO信道模型显得十分重要。
上传时间： 2013-11-17
上传用户：lyson
在多径加高斯白噪声环境下,对比了OFDM-CPM系统与OFDM-QPSK系统的误码率特性,研究了调制指数对OFDM-CPM系统误码率的影响,以及卷积码对OFDM-CPM系统误码率的改善。
上传时间： 2013-10-29
上传用户：lili123
针对能量受限的无线传感器网络，该文综合考虑了协作节点数量和调制方式对系统能量有效性的影响，提出一种能量最优的综合优化方法。文中首先给出了在Rayleigh 衰落信道环境下，协作通信系统采用二相相移键控(BPSK)和M 进制正交幅度调制(MQAM)时误码率的闭式表达，同时对协作通信的系统能耗进行了分析。在此基础上，根据能耗最小化原则对协作节点数量和调制方式进行了联合优化。仿真结果表明，与调制方式固定或协作节点数固定的系统相比，该方案能进一步降低协作通信的系统能耗。
上传时间： 2013-11-21
上传用户：angle
关于射频(RF) 关于射频集成电路 无线通信与射频集成电路设计 课程相关信息 RFIC相关IEEE/IEE期刊和会议• 是什么推动了RFIC 的发展？• Why RFIC?– Why IC?– 体积更小，功耗更低，更便宜→ 移动性、个人化、低成本– 功能更强，适合于复杂的现代通信网络– 更广泛的应用领域如生物芯片、RFID 等• Quiz: why not fully integrated?• 射频集成电路设计最具挑战性之处在于,设计者向上必须懂得无线系统的知识,向下必须具备集成电路物理和工艺基础,既要掌握模拟电路的设计和分析技巧,又要熟悉射频和微波的理论与技术。(当然,高技术应该带来高收益:)
上传时间： 2014-05-08
上传用户：liuchee
研究利用IGSO 星座提供卫星移动通信业务所涉及到的星座覆盖性能、多普勒频移及业务支持能力等问题。研究表明，采用2 颗或3 颗IGSO 卫星构成的星座能够对我国区域提供较好的覆盖性能（单星和多星覆盖率及平均通信仰角），而引入的多普勒频移并不大。链路计算结果表明，采用IGSO 卫星能够有效解决GEO 卫星在高纬度区域的低仰角问题，并能用比较小的IGSO 卫星来达到非常大的GEO 卫星才能实现的性能。因此，采用IGSO 的区域卫星移动通信系统具有较好的技术可行性。
上传时间： 2013-10-14
上传用户：lhll918
《数字移动通信》介绍了移动通信的基本概念、主要技术和典型系统，以及移动通信领域最新技术的发展。全书分为3个部分。第1部分（第1章）主要介绍移动通信的发展和基本概念，第2部分（第2章～第3章）主要介绍移动通信的基本理论和主要技术，第3部分（第4章～第6章）主要介绍广泛应用的典型移动通信系统。
上传时间： 2013-11-20
上传用户：huql11633
本文采用Altera公司的FPGA器件Cyclone III系列EP3C10作为核心器件构成了R-S（255，223）编码系统；利用Quartus II 9.0作为硬件仿真平台，用硬件描述语言Verilog_HDL实现编程，并且通过JTAG接口与EP3C10连接。R-S（Reed-Solomon）码是一类纠错能力很强的特殊的非二进制BCH码，能应对随机性和突发性错误，广泛应用于各种通信系统中和保密系统中。R-S（255，223）码能够检测32字节长度和纠错16字节长度的连续数据错误信息。
标签： CycloneIII RS编码
上传时间： 2013-10-08
上传用户：yuchunhai1990
在点对多点主从通信系统中,需要合适的接口形式和通信协议实现主站与各从站的信息交换。RS -485 接口是适合这种需求的一种标准接口形式。当选择主从多点同步通信方式时,工作过程与帧格式符合HDLC/SDLC协议。介绍了采用VHDL 语言在FPGA 上实现的以HDLC/ SDLC 协议控制为基础的RS - 485 通信接口芯片。实验表明,这种接口芯片操作简单、体积小、功耗低、可靠性高,极具实用价值。
上传时间： 2014-01-02
上传用户：z240529971
摘要：介绍了一种利用CPLD芯片设计的数字钟电路，该系统采用自顶向下的层次模块化 设计手段构建电路，代表了BDA的发展趋势。文中结合实例详尽介绍了原理图设计输入方 式以及设计过程。
上传时间： 2013-10-09
上传用户：15736969615
