使用FPGA的FIFO，状态机，乒乓操作等实现了异步UART。
标签： FPGA FIFO
上传时间： 2016-11-07
上传用户：miaochun888
将中缀表达式转换为后缀表达式，并计算任意四则运算表达式的结果，采用链表和队列实现，非文法和状态机
标签： 表达式 转换
上传时间： 2014-01-09
上传用户：gaome
linux源码，利用状态机，实现io非阻塞操作
标签： linux 源码
上传时间： 2013-12-01
上传用户：天涯
linux源码，利用状态机实现io非阻塞操作 版本2，用结构体保存中间状态，可实现状态恢复
上传时间： 2014-01-04
上传用户：aappkkee
sdram接口的vhdl实现,适用于lattice的FPGA，内含状态机和各个模块的具体实现
标签： lattice sdram FPGA vhdl
上传时间： 2013-12-23
上传用户：hgy9473
Verilog作业 ：自己写的源码输入，补码输出的，由状态机控制的四位加法器，为保证时序，加法器模块为超前近位加法器，包含测试台，通过 Modelsim 、Synplify仿真。
标签： Verilog 源码 输入
上传时间： 2014-01-21
上传用户：zm7516678
地址译码，状态机的编写，三态输出，布司乘法器
标签： 地址 译码
上传时间： 2014-07-31
上传用户：脚趾头
麻省理工学院课件，首先介绍netstat和tcpdump，通过观察一个活动的TCP连接及其输出形式来简单介绍它们的使用。我们使用netstat来描述TCP状态机的细微之处。
标签： 麻省理工学院
上传时间： 2013-12-20
上传用户：ainimao
统一建模语言参考手册，内容包括静态视图、用例视图、状态机视图、活动视图、交互视图、物理视图、模型管理视图等
标签： 建模 参考手册 语言
上传时间： 2014-01-11
上传用户：asasasas
这是一个由得到的命令(地址)从RAM 中读取命令并送入一个名为FUNREG的寄存器的代码,和前面的MINICORE 可以衔接,属于mikroprogrammbar steuerwerk(可编程的控制器) 与FSM (有限状态机)构成的控制器相对
标签： mikroprogrammbar steuerwerk MINICORE FUNREG
上传时间： 2017-02-08
上传用户：dbs012280
