VHDL源代码，莫尔型状态机，使用VHDL语言编写
标签： VHDL 源代码
上传时间： 2016-05-26
上传用户：cylnpy
VHDL源代码，使用VHDL语言编写，莫尔型状态机
上传用户：lwwhust
VHDL源代码，使用VHDL语言编写，异步复位状态机
上传时间： 2013-12-06
上传用户：偷心的海盗
VHDL源代码，使用VHDL语言编写，米勒型状态机
上传时间： 2013-12-18
上传用户：Ants
VHDL源代码程序，使用VHDL语言编写，米勒，莫尔型状态机
标签： VHDL 源代码 程序
上传用户：270189020
This an exercise in using finite state machines.基于ALTERA的DE2开发 平台，设计一个有限状态机FSM(finite state machines).
标签： exercise machines ALTERA finite
上传时间： 2013-12-28
上传用户：邶刖
i80时序说明，在TFT驱动ic使用广泛！愿与大家分享！简单的状态机例子
标签： i80 时序
上传时间： 2013-12-26
上传用户：源弋弋
本文介绍了VHDL硬件描述语言基础，包括： 1.简介 2.基本结构 3.基本数据类型 4.设计组合电路 5.设计时序电路 6.设计状态机 7.大规模电路的层次化设计 8.Function and Procedure
标签： VHDL 硬件描述语言
上传时间： 2013-12-16
上传用户：541657925
介绍了一种采用硬件控制的自动数据采集系统的设计方法，包括数字系统自顶向下的设计思路、Verilog HDL对系统硬件的描述和状态机的设计以及MAX+PLUSII开发软件的仿真。设计结果表明：该采集系统具有很高的实用价值，极大地提高了系统的信号处理能力。
标签： 硬件 控制 数据采集系统 自动
上传时间： 2016-07-01
上传用户：czl10052678
功能是检测一个5位二进制序列“10010”。考虑到序列重叠的可能，有限状态机共提供8个状态（包括初始状态IDLE）。
标签： 10010 序列 检测 二进制
上传时间： 2016-07-03
上传用户：龙飞艇
