针对传统的Max-Log-Map译码算法时效性差、存储空间开销大的特点，本文对传统的Max-Log-Map译码算法进行了改进。改进的算法对前、后向度量使用了蝶形结构图，便于DSP实现；将原始帧均分为多个子块，设计子块间的并行运算以减小系统延迟；子块内采取进一步地优化措施，以减小数据存储量并提高译码速率。在DSP C6416平台上的仿真结果表明了算法的可实现性与可靠性。
标签： Max-Log-Map DSP 译码算法
上传时间： 2013-11-08
上传用户：a296386173
文中基于带通信号的低通等效原理,采用数字希尔伯特滤波器实现了数字包络检波器,并在CCS中实现了软件调试。其中,通过使用LinkforCCS和DSP的函数库DSPLIB缩短了程序的开发时间,提高了算法的实现效率。
上传时间： 2013-10-09
上传用户：gaoqinwu
摘要：简要介绍了CCS软件的主要功能，利用CCS软件，设计数字信号处理实验课程，实现了FFT算法的谱分析和FIR滤波器。
上传时间： 2013-10-22
上传用户：huanglang
DSP算法大全C语言版本
上传时间： 2013-10-27
上传用户：zhyiroy
德州仪器 (TI) 处理器几乎能满足您所能想到的各种应用需求。我们阵营强大的处理器系列拥有各种价位、性能及功耗的产品可供选择，能满足几乎任何数字电子设计的要求。利用 TI 广博的系统专业知识、针对外设设计的全方位支持以及随时可方便获得的全套软件与配套模拟组件，您能够实现无穷无尽的设计方案。德州仪器 2008 年第二季度 数字信号处理选择指南TI 数字信号处理技术介绍1Ô数字媒体处理器OMAP应用处理器C6000数字信号处理器C5000数字信号处理器C2000数字信号处理器MSP430微控制器音频汽车通信工业医疗安全监控视频无线主要特性完整的定制型视频解决方案低功耗与高性能高性能低功耗与高性能结合高性能与高集成度可实现更环保的工业应用超低功耗达芬奇数字媒体处理器：针对数字视频而精心优化达芬奇 (DaVinci) 技术包括可扩展的可编程信号处理片上系统 (SoC)、加速器与外设，专为满足各种视频终端设备在性价比与特性方面的要求进行了优化。最新的 OMAP™ 应用处理器：最佳的通用多媒体与图形功能TI 高度可扩展的 OMAP 平台能够以任何单芯片组合实现业界通用多媒体与图形处理功能的最佳组合。最新推出的四款 OMAP35x 器件的目标应用非常广泛，其中包括便携式导航设备、因特网设备、便携式媒体播放器以及个人医疗设备等。最高性能：TMS320C6000™ DSP平台C6000™ DSP 平台可提供业界最高性能的定点与浮点 DSP，理想适用于视频、影像、宽带基础局端以及高性能音频等应用领域。低功耗与高性能相结合：TMS320C5000™ DSP 平台C5000™ DSP 平台不仅可提供业界最低的待机功耗，同时还支持高级自动化电源管理，能够充分满足诸如数字音乐播放器、VoIP、免提终端附件、GPS 接收机以及便携式医疗设备等个人及便携式产品的需求。结合类似 MCU 的控制功能与DSP 的高性能：TMS320C2000™数字信号控制器C2000™ 数字信号控制器 (DSC) 平台融合了控制外设的集成功能与微控制器 (MCU) 的易用性，以及 TI 先进DSP 技术的处理能力和 C 语言编程效率。C2000 DSC 理想适用于嵌入式工业应用，如数字马达控制、数字电源以及智能传感器等。MSP430 超低功耗微控制器平台TI MSP430 系列超低功耗 16 位 RISC 混合信号处理器可为电池供电的测量应用提供具有终极性能的解决方案。TI充分发挥自身在混合信号与数字技术领域卓越的领先优势， 推出的MSP430 使系统设计人员不仅能够同时实现与模拟信号、传感器与数字组件的接口相连，而且还能实现无与伦比的低功耗。轻松易用的软件与开发工具对于加速 DSP 产品开发而言，TMS320™ DSP 获得了 eXpressDSP™ 软件与开发工具的支持，其中包括Code Composer Studio™ IDE、DSP/BIOS™内核、TMS320 DSP 算法标准以及众多可重复使用的模块化软件等，均来自业界最大规模开发商网络。配套模拟产品TI 可提供各种配套的数据转换器、电源管理、放大器、接口与逻辑产品，能够充分满足您设计的整体需求。
上传时间： 2013-10-14
上传用户：jasson5678
在数字滤波器中，FIR滤波器是一种结构简单且总是稳定的滤波器，同时也只有FIR滤波器拥有线性相位的特性。传统的直接型滤波器运算速度过慢，而改进型的DA结构的滤波器需要过高的芯片面积消耗大量的逻辑资源很难达到运算速度以及逻辑资源节约的整体优化。本文提出了一种基于RAG算法的FIR滤波器，与传统的基于DA算法的滤波器结构的滤波器相比，RAG算法简化了FIR滤波器乘法模块的结构，减少了逻辑资源的消耗和硬件实现面积，提高了计算速度。本文设计的16阶FIR滤波器用VerilogHDL进行描述，并综合到Altera公司的CycloneⅡ系列FPGA中。仿真实验表明基于RAG算法的FIR滤波器达到了逻辑资源的节约和运算速度的提高的整体优化效果。
上传时间： 2014-12-28
上传用户：feilinhan
算法设计到硬件逻辑的实现 - 实验练习与Verilog语法手册
上传时间： 2014-01-27
上传用户：dddddd55
同步技术是跳频系统的核心。本文针对FPGA的跳频系统，设计了一种基于独立信道法，同步字头法和精准时钟相结合的快速同步方法，同时设计了基于双图案的改进型独立信道法，同步算法协议，协议帧格式等。该设计使用VHDL硬件语言实现，采用Altera公司的EP3C16E144C8作为核心芯片，并在此硬件平台上进行了功能验证。实际测试表明，该快速同步算法建立时间短、同步稳定可靠。
上传时间： 2013-10-21
上传用户：JIMMYCB001
基于FFT算法的FPGA实现报告
上传时间： 2014-01-22
上传用户：363186
基于FPGA的FFT算法实现
上传时间： 2014-12-28
上传用户：chongchongsunnan
