为了满足多种电力电子变换器对其控制平台的不同要求,缩短开发时间,实现控制平台硬件的通用化和软件 的模块化,在基于双定点数字信号处理器(DSP)TMS320LF2407的大容量变换器专用控制平台的基础上, 提出了电力电子变换通用控制平台的设计目标。描述了基于定点和浮点DSP(TMS320F2812和TMS320VC33)的通用 控制平台各单元的设计方法。介绍了基于MATLAB实时工具箱(RTW)的调试方法。实验结果验证了设计和调试方法 的正确性和可行性,该通用控制平台达到了设计目标
上传时间： 2014-01-14
上传用户：sy_jiadeyi
keil C51 v6.12 完全解密版的安装说明 安装方法是先将V6.12安装程序用复制到某个目录下，如复制到D:\keilC51 然后执行D:\keilC51\setup\setup.exe 安装程序，选择安装Eval Version版进 行安装。 注册码：K199U-20071-12A9U 当出现Please insert the add-on disk的提示画面，可按next按钮（不用 插入软盘）。 安装好之后就可以使用，没有代码大小的限制，这是完全版，比 Eval版增 加浮点库等内容。
标签： keilC51v612
上传时间： 2015-07-17
上传用户：f29876
为了设计一个性能 稳 定 的 ＤＳＰ 开 发 系 统， 利 用 ＴＩ公 司 最 新 推 出 的 ＴＭＳ３２０Ｆ２８３３５ 作 为 微 处 理 器， 该 芯 片 为 ３２位浮点型 ＤＳＰ。在采用浮点 ＤＳＰ设计系统时， 不需要考虑处理的动态范围和精度， 比定点 ＤＳＰ 在软件编写方面 更 容 易， 更适合采用高级语言编程。
标签： 开发系统
上传时间： 2016-05-18
上传用户：六千12345
ucos ii software里面包含各种案例支持浮点运算
标签： ucos ii software
上传时间： 2016-05-30
上传用户：zc461346605
多任务创建了并发运行的许多执行线程的外观，事实上，内核在调度算法的基础上交织它们的执行。 每个明显独立的程序称为任务。 每个任务都有自己的上下文，即每次调度由内核运行时任务看到的CPU环境和系统资源。 在上下文切换上，任务的上下文保存在任务控制块（TCB）中。 任务的上下文包括： 1.一个执行的线程，也就是任务的程序计数器 2.CPU寄存器和浮点寄存器（如果需要） 3.一堆动态变量和函数调用的返回地址 4.标准输入，输出，错误的I / O分配 5.延迟定时器 6.时间片定时器 7.内核控制结构 8.信号处理程序 9.调试和性能监视值
上传时间： 2017-01-16
上传用户：zjg0123
分析给出浮点、定点的基本运算舍入误差问题，以及在基本变换、线性方程组、稀疏矩阵还有不断试错，快速迭代过程中必须注意避免的舍入误差问题。
标签： 误差分析
上传时间： 2018-11-23
上传用户：milo
keil C51 v6.12 完全解密版的安装说明 安装方法是先将V6.12安装程序复制到某个目录下，如复制到D:\keilC51 然后执行D:\keilC51\setup\setup.exe 安装程序，选择安装Eval Version版进 行安装。 注册码：K199U-20071-12A9U 当出现Please insert the add-on disk的提示画面，可按next按钮（不用 插入软盘）。 安装好之后就可以使用，没有代码大小的限制，这是完全版，比 Eval版增 加浮点库等内容。
上传时间： 2020-03-20
上传用户：mimeme
本文目的是演示如何使用STM32F30x 内部的DSP 进行浮点快速傅立叶变换（FFT），为联系实际应用，使用ADC 对波形发生器进行ADC 采样，然后对ADC 采样结果进行FFT， 与Matlab 仿真结果进行比较察看最终结果的准确性。会使用到ARM的DSP 库文件，以及STM32F30x 的浮点运算单元以及DSP 指令等。
上传时间： 2022-02-22
上传用户：
基于FPGA设计的相关论文资料大全 84篇用FPGA实现FFT的研究 刘朝晖 韩月秋 摘 要 目的 针对高速数字信号处理的要求，给出了用现场可编程门阵列(FPGA)实现的 快速傅里叶变换(FFT)方案.方法 算法为按时间抽取的基4算法，采用递归结构的块浮点运 算方案，蝶算过程只扩展两个符号位以适应雷达信号处理的特点，乘法器由阵列乘法器实 现.结果 采用流水方式保证系统的速度，使取数据、计算旋转因子、复乘、DFT等操作协 调一致，在计算、通信和存储间取得平衡，避免了瓶颈的出现.结论 实验表明，用FPGA 实现高速数字信号处理的算法是一个可行的方案. 关键词 离散傅里叶变换； 快速傅里叶变换； 块浮点运算； 可编程门阵列 分类号 TP39； TN957.511 Implementation of FFT with FPGA Technology Liu Zhaohui Han Yueqiu (Department of Electronics Engineering, Beijing Institute of Technology, Beijing 100081) Abstract Aim To propose a scheme for implementing FFT with FPGA in accor-dance with the requirement for high speed digital signal processing. Methods The structure of FPGA and requirement of system were considered in the experiment, radix-4 algorithm of DIT and recursive structure were adopted. The group float point arithmetic operation was used in the butterfly and the array multiplier was used to realize multiplication. Results The pipeline pattern was used to ensure the system speed, it made fetching data, calculating twiddle factor, complex multiplication and D
标签： fpga
上传时间： 2022-03-23
上传用户：
高性能 32 位 RISC 内核，最高频率 288MHz， 支持 DSP指令，集成 FPU 支持浮点运算 FFT 加速器：最大支持 1024 点复数 FFT/IFFT 运算，或者是 2048 点的实数 FFT/IFFT 运算 集成 320KB SRAM， 32KB I-Cache， 32KB DCache 内置 16Mbit FLASH，存储代码及数据 内置一次性烧录存储器可以保存用户密码 2线 SDP（Serial Debug Port）调试口，具备断 点调试和代码追踪能力 40个中断向量 4层中断优先级
上传时间： 2022-04-24
上传用户：bluedrops
