虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

测量机

测量机是一种用于机械工程领域的工艺试验仪器,于2017年10月24日启用。
  • 状态机的应用

    状态机在spartan3e开发板上的应用及源代码

    标签: 状态

    上传时间: 2013-05-26

    上传用户:nunnzhy

  • 高清视频编解码系统控制模块设计

    在航空航天,遥感测量,安全防卫以及家用影视娱乐等领域,要求能及时保存高清晰度的视频信号供后期分析、处理、研究和欣赏。因此,研究一套处理速度快,性能可靠,使用方便,符合行业相关规范的高清视频编解码系统是十分必要的。 本文首先介绍了高清视频的发展历史。并就当前相关领域的发展阐述了高清视频编解码系统的设计思路,提出了可行的系统设计方案。基于H.264的高清视频编码系统对处理器的要求非常高,一般的DSP和通用处理器难以达到性能要求。本系统选择富士通公司最新的专用视频编解码芯片MB86H51,实时编解码分辨率达到1080p的高清视频。芯片具有压缩率高,功耗低,体积小等优点。系统的控制设备由三块FPGA芯片和ARM控制器共同完成。FPGA芯片分别负责视频输入输出,码流输入输出和主编解码芯片的控制。ARM作为上层人机交互的控制器,向系统使用者提供操作界面,并与主控FPGA相连。方案实现了高清视频的输入,实时编码和码流存储输出等功能于一体,能够编码1080p的高清视频并存储在硬盘中。系统开发的工作难点在于FPGA的程序设计与调试工作。其次,详细介绍了FPGA在系统中的功能实现,使用的方法和程序设计。使用VHDL语言编程实现I2C总线接口和接口控制功能,利用stratix系列FPGA内置的M4K快速存储单元实现128K的命令存储ROM,并对设计元件模块化,方便今后的功能扩展。编程实现了PIO模式的硬盘读写和SDRAM接口控制功能,实现高速的数据存储功能。利用时序状态机编程实现主芯片编解码控制功能,完成编解码命令的发送和状态读取,并对设计思路,调试结果和FPGA资源使用情况进行分析。着重介绍设计中用到的最新芯片及其工作方式,分析设计过程中使用的最新技术和方法。有很强的实用价值。最后,论文对系统就不同的使用情况提出了可供改进的方案,并对与高清视频相关的关键技术作了分析和展望。

    标签: 高清视频 编解码 系统控制 模块设计

    上传时间: 2013-07-26

    上传用户:shanml

  • 基于FPGA的路径识别图像传感器的设计

    基于彩色路径识别的视觉导航方法是当前自动导航小车领域的研究热点和方向。视觉导航是指根据地面路径和被控对象之间的位置偏差控制其运行的方向,因此,地面彩色路径图像的摄取及其识别处理就成为视觉导航系统中的基础和关键。在当前的视觉导航系统设计中,图像处理的硬件平台都是基于通用微处理器,嵌入式微处理器或者DSP进行设计的。这些处理器一个共同的特点就是数据串行处理,而图像处理过程涉及大量的并行处理操作,因此传统的串行处理方式满足不了图像处理的实时性要求。 鉴于微处理器这方面的不足,作者提出一种使用FPGA实现图像识别的并行处理方案,并据此设计一个智能图像传感器。该传感器采用先进的FPGA技术,将图像采集及其显示,路径的识别处理以及通信控制等模块集成在一个芯片上,形成一个片上系统(SOC)。其主要功能是对所采集的彩色路径图像进行识别处理,获得彩色路径的坐标及其方向角,并将处理结果发送给上位机,为自动导航提供控制依据。 本文将彩色路径的识别处理过程划分为三个阶段,第一阶段为颜色聚类识别,以获得二值路径图像,第二阶段为数学形态学运算,用于对第一阶段中获得的二值图像进行去斑处理,第三阶段为路径中心线的定位及其方向角的测量。图像传感器与上位机的通信采用异步串行方式,由于上位机需要控制该传感器执行多种任务,作者定义一种基于异步串行通信的应用层协议,用于上位机对传感器的控制。在图像的显示中,为了弥补图像采集的速率和VGA显示速率的不匹配,作者提出一种基于单端口存储器的图像帧缓冲机制,通过VGA接口将采集的图像实时地显示出来。 根据上述思想,作者完成了系统的硬件电路设计,并对整个系统进行了现场调试。调试结果表明,传感器系统的各个模块都能正常工作,FPGA中的数字逻辑电路能够实时地将路径从图像中准确地识别出来,.充分体现了FPGA对路径图像的高速处理优势,达到了设计预期目标,在一定程度上丰富了路径图像识别处理的技术和方法。

    标签: FPGA 路径识别 图像传感器

    上传时间: 2013-04-24

    上传用户:ghostparker

  • 基于FPGA的无人机气压高度测量系统

    无人机大气数据的采集和处理在无人机中占有很重要的位置和作用,它是保障飞机安全飞行以及保证地面控制和操纵人员正确引导飞机、顺利完成飞行任务的关键所在。在目前广泛应用的无人机大气数据测量系统中,多数采用单片机作为大气数据处理计算机,但是单片机在高速数据采集和处理方面却存在着抗干扰性差、速度慢等缺点,使测量系统的稳定性和实时性受到了很大的影响。 本文采用FPGA(Field Programmable Gate Array,现场可编程门阵列)芯片作为大气数据处理器,以大气数据中的气压高度为例,介绍了一种基于FPGA技术的无人机气压高度测量系统。由于该测量系统中的FPGA数据处理器具有可靠性高、速度快、逻辑功能强等特点,有效地解决了单片机在高速无人机大气数据测量系统中处理速度较慢、实时性较差的问题。 论文首先介绍了FPGA的基本结构、工作原理、开发设计流程和FPGA编程所采用的VHDL硬件描述语言,还介绍了数字式大气数据测量系统的基本组成和工作原理,并且详细阐述了气压高度测量的原理和方法;然后提出了基于FPGA的无人机气压高度测量系统的整体设计,并对该测量系统各组成部分的硬件电路进行详细的分析和设计;随后论文又介绍了气压高度测量系统中FPGA的相关软件设计,并就FPGA内部所设计的各功能模块的作用、模块内部结构和工作流程进行详细的论述;最后使用Modelsim和QuartusII仿真软件对程序进行功能和时序的仿真,以验证FPGA内部各功能模块和FPGA总体设计的正确性,并在所有仿真通过后将程序产生的配置文件下载到FPGA芯片中,在制作和安装测量系统的电路板后对整个测量系统进行实际的测试,将测试结果与理论值比较并分析测量系统的误差来源。 根据系统测试的结果,本文验证了以FPGA芯片为核心的无人机气压高度测量系统的可行性,并对该测量系统提出了今后的进一步改进和完善的思路。

    标签: FPGA 无人机 气压 测量系统

    上传时间: 2013-04-24

    上传用户:cx111111

  • 基于FPGA的Java虚拟机实现

    使用Java语言有非常多的好处,如安全的对象引用、语言级支持多线程和跨平台等特性。但是嵌入式系统中Java语言的应用却很少见,这是由于Java如下两方面的不足: (1)Java虚拟机实现需要大量的硬件资源;(2)Java语言的运行时间不可预测。 为此,本论文将实现一个能够应用在低端FPGA器件的实时Java虚拟机。论文的主要创新点如下: 1.使用基于堆栈的RISC模型处理器实现CISC模型的JVM; 2.处理器微指令无任何相关性; 3.所设计的JVM能使Java程序拥有足够的底层访问能力。 论文的主要内容和工作如下: 1.制定基于堆栈的RISC结构处理器各级结构。 2.设计简洁高效的处理器微指令,并且微指令能够满足字节码的需要。 3.制定Java字节码到处理器代码的转换关系和快速转换结构。 4.设计中使用高速缓存,提高运行速度。 5.优化堆栈的硬件结构,使得出栈入栈操作更加简洁快速。 6.设计一系列的本地方法,使得Java程序能够直接访问底层资源。 7.将Java类库使用本地方法实现。 8.自定义程序在内存中的结构,并使用装载工具实现。 9.制定处理外围数据处理机制,如IO和内存接口10.制定中断处理方式,并且实现软中断的机制。

    标签: FPGA Java 虚拟机

    上传时间: 2013-06-11

    上传用户:417313137

  • 基于FPGA的精确时钟同步方法研究

    在工业控制领域,多种现场总线标准共存的局面从客观上促进了工业以太网技术的迅速发展,国际上已经出现了HSE、Profinet、Modbus TCP/IP、Ethernet/IP、Ethernet Powerlink、EtherCAT等多种工业以太网协议。将传统的商用以太网应用于工业控制系统的现场设备层的最大障碍是以太网的非实时性,而实现现场设备间的高精度时钟同步是保证以太网高实时性的前提和基础。 IEEE 1588定义了一个能够在测量和控制系统中实现高精度时钟同步的协议——精确时间协议(Precision Time Protocol)。PTP协议集成了网络通讯、局部计算和分布式对象等多项技术,适用于所有通过支持多播的局域网进行通讯的分布式系统,特别适合于以太网,但不局限于以太网。PTP协议能够使异质系统中各类不同精确度、分辨率和稳定性的时钟同步起来,占用最少的网络和局部计算资源,在最好情况下能达到系统级的亚微级的同步精度。 基于PC机软件的时钟同步方法,如NTP协议,由于其实现机理的限制,其同步精度最好只能达到毫秒级;基于嵌入式软件的时钟同步方法,将时钟同步模块放在操作系统的驱动层,其同步精度能够达到微秒级。现场设备间微秒级的同步精度虽然已经能满足大多数工业控制系统对设备时钟同步的要求,但是对于运动控制等需求高精度定时的系统来说,这仍然不够。基于嵌入式软件的时钟同步方法受限于操作系统中断响应延迟时间不一致、晶振频率漂移等因素,很难达到亚微秒级的同步精度。 本文设计并实现了一种基于FPGA的时钟同步方法,以IEEE 1588作为时钟同步协议,以Ethernet作为底层通讯网络,以嵌入式软件形式实现TCP/IP通讯,以数字电路形式实现时钟同步模块。这种方法充分利用了FPGA的特点,通过准确捕获报文时间戳和动态补偿晶振频率漂移等手段,相对于嵌入式软件时钟同步方法实现了更高精度的时钟同步,并通过实验验证了在以集线器互连的10Mbps以太网上能够达到亚微秒级的同步精度。

    标签: FPGA 时钟同步 方法研究

    上传时间: 2013-07-28

    上传用户:heart520beat

  • 基于FPGA的全数字扩频收发机

    软件无线电(SDR)

    标签: FPGA 全数字 扩频 收发机

    上传时间: 2013-06-13

    上传用户:linlin

  • 基于单片机的脉搏测量仪

    运用单片机控制的脉搏测量功能,不再需要用传统的听诊器来测量脉搏

    标签: 单片机 脉搏测量仪

    上传时间: 2013-06-09

    上传用户:580231

  • 基于FPGA的数字收发机信号处理

    在3G移动通信网络建设中,如何实现密集城区的无线网络覆盖是目前基站的发展方向。目前网络覆盖理念的核心思想就把传统宏基站的基带处理和射频部分分离,分成基带处理单元和射频拉远单元两个设备,这样既节省空间、降低设置成本,又提高了组网效率。本文研究的数字收发机用于WCDMA基站系统的射频拉远单元中,实现移动通信网中射频信号的传输工作。 数字收发机主要由射频处理部分、模数/数模转换部分、数字上下变频处理部分、接口转换以及数字光模块组成。本文研究的重点是数字上下变频处理部分。设计采用软件无线电的架构和FPGA技术,所设计的数字上下变频部分可以在不修改硬件电路的基础上只需修改软件部分的参数则可实现多种频率的变频处理,极大地降低了开发成本,且缩短了开发周期。 根据系统设计的设计要求,以及现有芯片使用情况比较,本文选用Altera公司的:FPGA芯片,应用公司提供的Dspbuilder作为系统级的开发工具,应用Quartus Ⅱ作为综合、布局布线工具实现数字上下变频处理部分设计。 本文的主要研究工作包括以下几个部分: (1)对数字收发机的整体结构进行分析研究,确定数字收发机的实现结构和各个部分的功能; (2)通过对数字上下变频的相关理论的研究,分析出数字上下变频的结构、实现方法及性能; (3)通过对数控振荡器、CIC滤波器、FIR滤波器进行理论研究、内部实现结构以及性能分析,得出具体的参数和仿真实现结构; (4)使用FPGA中的IP核技术来实现数字上下变频,利用Matlab中Dspbuilder提供的IP核分别进行NCO、CIC、FIR的仿真工作;并得出数字上下变频的总体仿真实现结果; (5)对高速收发通道进行了研究和设计,根据系统的要求给出了数据帧结构,并采用Altera的第三代FPGA产品Stratix Ⅱ GX系列芯片实现了数字收发机的信号的串并/并串的接口转换。为后续继续研究工作奠定基础。

    标签: FPGA 数字 收发机 信号处理

    上传时间: 2013-06-21

    上传用户:zhuo0008

  • 多端口主从式多机通信系统的研究

    利用端口串行通信接口卡来扩展多个串行口是解决工业过程中集散控制系统的一种有效方法,文中介绍了利用MOXA公司生产的8端口串行通信接口板在PC机与89C51单片机之间进行串行通信的扩展方法,给出了使用多

    标签: 多端口 多机通信

    上传时间: 2013-07-20

    上传用户:风之骄子