基于IPD流程的产品测试管理-杨学明这是一份非常不错的资料，欢迎下载，希望对您有帮助！
标签： ipd
上传时间： 2021-12-25
上传用户：
音频管理组件(Audio Management Unit，AMU)是先进客舱娱乐与服务系统(Advanced Cabin Entertainment Service System，ACESS)的组成部分，应用于飞机上音频资源的管理与控制。飞机运营对航空机载电子系统准确性、复杂性和安全性的高要求，使得其维修维护工作极大地依赖于自动测试设备(Automatic Testing Equipment，ATE)。本课题来源于实际工程项目， FPGA技术具备多种优点，将其与民航测试设备结合研制一个用于检测AMU故障的自动测试系统，该系统将对AMU自动完成部件维修手册(Comvonent Maintenance Manual，CMM)所规定的全部功能、性能方面的综合测试。 本文首先概述音频管理组件、自动测试系统及其在民航领域的应用，并阐述了课题的背景、研究目标和相关技术要求；文章对可编程逻辑器件CPLD/FPGA的结构原理、硬件描述语言VHDL的特点以及MAXL+plusⅡ软件的设计流程进行了说明，重点阐述了基于FPGA的DDS信号发生器以及数据采集卡的设计实现、并着重阐述了ARINC429总线的传输规范，和基于FPGA的ARINC429总线接口的设计与实现。在ARINC429接口设计中采用自顶向下，多层次系统设计的方法，用VHDL语言进行描述。在发送器中利用了FPGA内部的分布式RAM创建异步FIFO，节约了FPGA的内部资源和提高了数据传输速度；在接收器中采用了提高抗干扰性的优化设计。测试结果表明基于FPGA的设计实现ARINC429总线数据通信的要求，使用方便，可靠性好，能够克服HS-3282芯片中的数据格式固定，使用不够灵活方便，价格昂贵的缺点。
上传时间： 2013-08-06
上传用户：gzming
介绍触摸屏的蚀刻加工及生产过程、测试过程、检验流程及成品出货等整个流程详细介绍，配以流程图说明.
上传时间： 2013-04-24
上传用户：hjkhjk
电子发烧友网核心提示：Altera公司昨日宣布，在业界率先在28 nm FPGA器件上成功测试了复数高性能浮点数字信号处理（DSP）设计。独立技术分析公司Berkeley设计技术有限公司（BDTI）验证了能够在 Altera Stratix V和Arria V 28 nm FPGA开发套件上简单方便的高效实现Altera浮点DSP设计流程，同时验证了要求较高的浮点DSP应用的性能。本文是BDTI完整的FPGA浮点DSP分析报告。 Altera的浮点DSP设计流程经过规划，能够快速适应可参数赋值接口的设计更改，其工作环境包括来自MathWorks的MATLAB和 Simulink，以及Altera的DSP Builder高级模块库，支持FPGA设计人员比传统HDL设计更迅速的实现并验证复数浮点算法。这一设计流程非常适合设计人员在应用中采用高性能 DSP，这些应用包括，雷达、无线基站、工业自动化、仪表和医疗图像等。
上传时间： 2014-12-28
上传用户：18888888888
针对特定的载荷物理样机地面测试验证及任务全过程演示的硬件在回路仿真背景，基于RT-LAB仿真平台，搭建了半实物仿真测试系统，其中航天器平台的仿真模型使用Simulink/Stateflow搭建，采用层次化、模块化设计，包含自主运行管理、GNC、电源、热控、推进、地面站等分系统，使用Stateflow实现载荷工作的流程控制，本文详细描述了各分系统的功能、实现，对关键分系统的功能做了验证。表明RT-LAB与Simulink/Stateflow结合可方便快捷地构建各种仿真环境，满足任务要求，而其模块化的特点使模型便于后续的维护、重用与扩展。
上传时间： 2013-11-19
上传用户：ly1994
电子发烧友网核心提示：Altera公司昨日宣布，在业界率先在28 nm FPGA器件上成功测试了复数高性能浮点数字信号处理（DSP）设计。独立技术分析公司Berkeley设计技术有限公司（BDTI）验证了能够在 Altera Stratix V和Arria V 28 nm FPGA开发套件上简单方便的高效实现Altera浮点DSP设计流程，同时验证了要求较高的浮点DSP应用的性能。本文是BDTI完整的FPGA浮点DSP分析报告。 Altera的浮点DSP设计流程经过规划，能够快速适应可参数赋值接口的设计更改，其工作环境包括来自MathWorks的MATLAB和 Simulink，以及Altera的DSP Builder高级模块库，支持FPGA设计人员比传统HDL设计更迅速的实现并验证复数浮点算法。这一设计流程非常适合设计人员在应用中采用高性能 DSP，这些应用包括，雷达、无线基站、工业自动化、仪表和医疗图像等。
上传时间： 2015-01-01
上传用户：sunshie
以某型投放装置测试软件的设计为背景，考虑到多种测试仪的测试任务的共性与特点，提出了软硬件相结合的的通用化设计方法；描述了其流程化、自动化、层次化的测试方式；对其各部分功能和通用性进行详细介绍；经过测试和使用，该软件平台通用性能好，操作简单，其通用性对各类测试系统的设计和发展有着重要的意义。
上传时间： 2015-01-03
上传用户：arnold
本论文叙述了我校学成绩管理的现状以及Visual basic6.0语言的概况.重点介绍了学生成绩管理系统的实现过程：包括系统分析、 系统调查、 数据流程分析、功能设计、 数据库设计、 系统物理配置方案、 系统实现、 系统测试和调试.本系统主要功能有用户管理、学生注册、班级信息录入、学生信息录入、班级课程录入、学校专业信息录入、课程信息录入、学生成绩录入、教师信息录入、数据...........包括功能需求描述、数据库设计等内容.第四章介绍了本系统的具体实现.第五章关于本系统开发过程中的结论及体会.
上传时间： 2014-01-06
上传用户：stvnash
本驱动程序在linux2.6.17中测试通过。yangxing msn:lelma_yx@hotmail.com 希望对SPI操作的朋友有所帮助。 一、工作方式： 从设备：SPI为MASTER模式 S3C2410：SPI为SLAVE模式＋DMA 二、工作流程 1.S3C2410从接收：当从设备发送数据时，S3C2410利用DMA方式收数，收到指定长度的数据，则进入DMA中断，将接收的数据拷出。 2.S3C2410从发送：当S3C2410需要发送，首先由RTS请求发送，然后等待从设备应答CTS，当从设备应答CTS时，进入外部中断，启动DMA发送，发送完成，再次进入从接收状态。 三、文件位置 spi_dma_slave.c spi_dma_slave.h circular_buf.c circular_buf.h 等文件存放入driver/char/目录 dma.c存放于arch/arm/mach-s3c2410/目录 dma.h存放于include/arm-asm/mach-s3c2410/目录 四、使用环境 1.arm-linux-gcc-3.4.1
标签： SPI lelma_yx yangxing hotmail
上传时间： 2015-08-11
上传用户：徐孺
本代码介绍了使用VHDL开发FPGA的一般流程，最终采用了一种基于FPGA的数字频率的实现方法。该设计采用硬件描述语言VHDL，在软件开发平台ISE上完成，可以在较高速时钟频率（100MHz）下正常工作。该设计的频率计能准确的测量频率在1Hz到100MHz之间的信号。使用ModelSim仿真软件对VHDL程序做了仿真，并完成了综合布局布线，最终下载到芯片Spartan-II上取得良好测试效果。
上传时间： 2014-01-12
上传用户：hj_18
