虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

测绘行业标准

  • C8051F单片机

    C8051F单片机 C8051F系列单片机  单片机自20世纪70年代末诞生至今,经历了单片微型计算机SCM、微控制器MCU及片上系统SoC三大阶段,前两个阶段分别以MCS-51和80C51为代表。随着在嵌入式领域中对单片机的性能和功能要求越来越高,以往的单片机无论是运行速度还是系统集成度等多方面都不能满足新的设计需要,这时Silicon  Labs 公司推出了C8051F系列单片机,成为SoC的典型代表。   C8051F具有上手快(全兼容8051指令集)、研发快(开发工具易用,可缩短研发周期)和见效快(调试手段灵活)的特点,其性能优势具体体现在以下方面:  基于增强的CIP-51内核,其指令集与MCS-51完全兼容,具有标准8051的组织架构,可以使用标准的803x/805x汇编器和编译器进行软件开发。CIP-51采用流水线结构,70%的的指令执行时间为1或2个系统时钟周期,是标准8051指令执行速度的12倍;其峰值执行速度可达100MIPS(C8051F120等),是目前世界上速度最快的8位单片机。  增加了中断源。标准的8051只有7个中断源Silicon  Labs 公司 C8051F系列单片机扩展了中断处理这对于时实多任务系统的处理是很重要的扩展的中断系统向CIP-51提供22个中断源允许大量的模拟和数字外设中断一个中断处理需要较少的CPU干预却有更高的执行效率。  集成了丰富的模拟资源,绝大部分的C8051F系列单片机都集成了单个或两个ADC,在片内模拟开关的作用下可实现对多路模拟信号的采集转换;片内ADC的采样精度最高可达24bit,采样速率最高可达500ksps,部分型号还集成了单个或两个独立的高分辨率DAC,可满足绝大多数混合信号系统的应用并实现与模拟电子系统的无缝接口;片内温度传感器则可以迅速而精确的监测环境温度并通过程序作出相应处理,提高了系统运行的可靠性。  集成了丰富的外部设备接口。具有两路UART和最多可达5个定时器及6个PCA模块,此外还根据不同的需要集成了SMBus、SPI、USB、CAN、LIN等接口,以及RTC部件。外设接口在不使用时可以分别禁止以降低系统功耗。与其他类型的单片机实现相同的功能需要多个芯片的组合才能完成相比,C8051单片机不仅减少了系统成本,更大大降低了功耗。  增强了在信号处理方面的性能,部分型号具有16x16 MAC以及DMA功能,可对所采集信号进行实时有效的算法处理并提高了数据传送能力。  具有独立的片内时钟源(精度最高可达0.5%),设计人员既可选择外接时钟,也可直接应用片内时钟,同时可以在内外时钟源之间自如切换。片内时钟源降低了系统设计的复杂度,提高了系统可靠性,而时钟切换功能则有利于系统整体功耗的降低。  提供空闲模式及停机模式等多种电源管理方式来降低系统功耗  实现了I/O从固定方式到交叉开关配置。固定方式的I/O端口,既占用引脚多,配置又不够灵活。在C8051F中,则采用开关网络以硬件方式实现I/O端口的灵活配置,外设电路单元通过相应的配置寄存器控制的交叉开关配置到所选择的端口上。  复位方式多样化,C8051F把80C51单一的外部复位发展成多源复位,提供了上电复位、掉电复位、外部引脚复位、软件复位、时钟检测复位、比较器0复位、WDT复位和引脚配置复位。众多的复位源为保障系统的安全、操作的灵活性以及零功耗系统设计带来极大的好处。  从传统的仿真调试到基于JTAG接口的在系统调试。C8051F在8位单片机中率先配置了标准的JTAG接口(IEEE1149.1)。C8051F的JTAG接口不仅支持Flash ROM的读/写操作及非侵入式在系统调试,它的JTAG逻辑还为在系统测试提供边界扫描功能。通过边界寄存器的编程控制,可对所有器件引脚、SFR总线和I/O口弱上拉功能实现观察和控制。  C8051F系列单片机型号齐全,可根据设计需求选择不同规模和带有特定外设接口的型号,提供从多达100个引脚的高性能单片机到最小3mmX3mm的封装,满足不同设计的需要。  基于上述特点,Silicon  Labs 公司C8051F系列单片机作为SoC芯片的杰出代表能够满足绝大部分场合的复杂功能要求,并在嵌入式领域的各个场合都得到了广泛的应用:在工业控制领域,其丰富的模拟资源可用于工业现场多种物理量的监测、分析及控制和显示;在便携式仪器领域,其低功耗和强大的外设接口也非常适合各种信号的采集、存储和传输;此外,新型的C8051F5xx系列单片机也在汽车电子行业中崭露头角。正是这些优势,使得C8051单片机在进入中国市场的短短几年内就迅速风靡,相信随着新型号的不断推出以及推广力度的不断加大,C8051系列单片机将迎来日益广阔的发展空间,成为嵌入式领域的时代宠儿  此系列单片机完全兼容MCS-51指令集,容易上手,开发周期短,大大节约了开发成本。C8051F系统集成度高,总线时钟可达25M

    标签: C8051F 单片机

    上传时间: 2013-11-24

    上传用户:testAPP

  • 实现支持JESD204A接口标准的设备间的互联应用指南

    作为具有丰富模拟器件设计经验的数据转换器领导企业, NXP半导体公司提供丰富多样的高质量的数据转换解决方案。  在NXP半导体公司的高速模数转换器(ADC)产品中,您可以根据最终应用选择最适合的产品,无论是行业应用产品,还是消费类电子产品。我们提供完整的解决方案以满足快速上市的需求,或者提供专用的产品,以满足特定的应用,如音频,视频,数字成像及射频设备等的需求。

    标签: JESD 204A 204 接口标准

    上传时间: 2013-11-16

    上传用户:xiaoyunyun

  • 高速ADC的新型串行接口标准JESD204应用指南

    作为具有丰富模拟器件设计经验的数据转换器领导企业, NXP半导体公司提供丰富多样的高质量的数据转换解决方案。  在NXP半导体公司的高速模数转换器(ADC)产品中,您可以根据最终应用选择最适合的产品,无论是行业应用产品,还是消费类电子产品。我们提供完整的解决方案以满足快速上市的需求,或者提供专用的产品,以满足特定的应用,如音频,视频,数字成像及射频设备等的需求。

    标签: JESD ADC 204 串行接口

    上传时间: 2013-11-25

    上传用户:refent

  • 利用MCP3905/6进行符合IEC标准的有功电能表设计,A

    MCP3905/6 电能表集成电路(Intergrated Circuits,IC)为单相家用电表设计提供有功功率测量。这些器件包含符合国际电工委员会(International Electrotechnical Commission,IEC)所要求的特性,如空载门限和启动电流。此外, MCP3905/6 电表参考设计还给出了根据IEC标准的要求通过EMC抗干扰的系统级设计的例子。 本应用笔记中使用的电表参考设计演示板进行了IEC 认证要求的EMC 测试。这些测试由第三方进行,测试结果见本应用笔记的末尾。

    标签: 3905 MCP IEC 标准

    上传时间: 2013-10-17

    上传用户:ysjing

  • 单片机系统中标准汉字库的生成及应用

    给出了一种标准硬件汉字库的生成方法,介绍了硬字库中字模的结构,给出了由汉字机内码求字模首地址的计算方法。结合通用的液晶显示控制器KS0108,分析了其显示RAM的结构,根据其与字库字模结构的不同,给出了用51单片机汇编语言编写的字模转换子程序。

    标签: 单片机系统 标准 汉字库

    上传时间: 2013-10-17

    上传用户:1142895891

  • 基于单片机的LED汉字显示屏设计与制作

    基于单片机的LED汉字显示屏设计与制作:在大型商场、车站、码头、地铁站以及各类办事窗口等越来越多的场所需要用LED点阵显示图形和汉字。LED行业已成为一个快速发展的新兴产业,市场空间巨大,前景广阔。随着信息产业的高速发展,LED显示作为信息传播的一种重要手段,已广泛应用于室内外需要进行服务内容和服务宗旨宣传的公众场所,例如户内外公共场所广告宣传、机场车站旅客引导信息、公交车辆报站系统、证券与银行信息显示、餐馆报价信息豆示、高速公路可变情报板、体育场馆比赛转播、楼宇灯饰、交通信号灯、景观照明等。显然,LED显示已成为城市亮化、现代化和信息化社会的一个重要标志。 本文基于单片机(AT89C51)讲述了16×16 LED汉字点阵显示的基本原理、硬件组成与设计、程序编译与下载等基本环节和相关技术。2 硬件电路组成及工作原理本产品拟采用以AT89C51单片机为核心芯片的电路来实现,主要由AT89C51芯片、时钟电路、复位电路、列扫描驱动电路(74HC154)、16×16 LED点阵5部分组成,如图1所示。 其中,AT89C51是一种带4 kB闪烁可编程可擦除只读存储器(Falsh Programmable and Erasable Read OnlyMemory,FPEROM)的低电压、高性能CMOS型8位微处理器,俗称单片机。该器件采用ATMEL高密度非易失存储器制造技术制造,与工业标准的MCS-51指令集和输出管脚相兼容。由于将多功能8位CPU和闪烁存储器组合在单个芯片中,能够进行1 000次写/擦循环,数据保留时间为10年。他是一种高效微控制器,为很多嵌入式控制系统提供了一种灵活性高且价廉的方案。因此,在智能化电子设计与制作过程中经常用到AT89C51芯片。时钟电路由AT89C51的18,19脚的时钟端(XTALl及XTAL2)以及12 MHz晶振X1、电容C2,C3组成,采用片内振荡方式。复位电路采用简易的上电复位电路,主要由电阻R1,R2,电容C1,开关K1组成,分别接至AT89C51的RST复位输入端。LED点阵显示屏采用16×16共256个象素的点阵,通过万用表检测发光二极管的方法测试判断出该点阵的引脚分布,如图2所示。 我们把行列总线接在单片机的IO口,然后把上面分析到的扫描代码送人总线,就可以得到显示的汉字了。但是若将LED点阵的行列端口全部直接接入89S51单片机,则需要使用32条IO口,这样会造成IO资源的耗尽,系统也再无扩充的余地。因此,我们在实际应用中只是将LED点阵的16条行线直接接在P0口和P2口,至于列选扫描信号则是由4-16线译码器74HC154来选择控制,这样一来列选控制只使用了单片机的4个IO口,节约了很多IO资源,为单片机系统扩充使用功能提供了条件。考虑到P0口必需设置上拉电阻,我们采用4.7 kΩ排电阻作为上拉电阻。

    标签: LED 单片机 汉字 显示屏设计

    上传时间: 2013-10-16

    上传用户:ywcftc277

  • 基于CAN的OSEK COM规范研究与实现

    基于CAN的OSEK COM规范研究与实现::OSEK/VDX是汽车电子行业的重要标准,其中的通信规范OSEKCOM是ECU之间和ECU内部传递信息的统一平台。OSEK COM可以基于CAN总线实现,但具体接口和行为在现有规范中没有定义。简要介绍了OSEK COM规范和CAN 总线技术,提出了一个基于CAN的TH.OSEK COM通信模型和实现方案,并对该方案的应用情况做了分析和展望。关键词:TH.OSEKCOM;控制器局域网总线; 汽车电子

    标签: OSEK CAN COM

    上传时间: 2013-10-17

    上传用户:懒龙1988

  • 微机总线与接口标准

    3.1 总线与接口概述 3.1.1 总线和接口及其标准的概念  总线:是在模块和模块之间或设备与设备之间的一组进行互连和传输信息的信号线,信息包括指令、数据和地址。   总线标准     指芯片之间、扩展卡之间以及系统之间,通过总线进行连接和传输信息时,应该遵守的一些协议与规范。  接口标准    外设接口的规范,涉及接口信号线定义、信号传输速率、传输方向和拓扑结构,以及电气特性和机械特性等多个方面。 3.1.2 总线的分类 1) 按总线功能或信号类型划分为: 数据总线:双向三态逻辑,线宽表示了总线数据传输的能力。地址总线:单向三态逻辑,线宽决定了系统的寻址能力。控制总线:就某根来说是单向或双向。控制总线最能体现总线特点,决定总线功能的强弱和适应性。2) 按总线的层次结构分为: CPU总线:微机系统中速度最快的总线,主要在CPU内部,连接CPU内部部件,在CPU周围的小范围内也分布该总线,提供系统原始的控制和命令。局部总线:在系统总线和CPU总线之间的一级总线,提供CPU和主板器件之间以及CPU到高速外设之间的快速信息通道。系统总线:也称为I/O总线,是传统的通过总线扩展卡连接外部设备的总线。由于速度慢,其功能已经被局部总线替代。通信总线:也称为外部总线,是微机与微机,微机与外设之间进行通信的总线。3.1.3 总线的主要性能参数1.总线频率:MHz表示的工作频率,是总线速率的一个重要参数。2.总线宽度:指数据总线的位数。3.总线的数据传输率   总线的数据传输率=(总线宽度/8位)×总线频率 例:PCI总线的总线频率为33.3MHz,总线宽度为64位的情况下,总线数据传输率为266MB/s 。

    标签: 微机 总线 接口标准

    上传时间: 2013-11-17

    上传用户:shen954166632

  • TMS320F28335 SCI基于RS-422标准的应用

    TMS320F28335 SCI基于RS-422标准的应用

    标签: F28335 28335 320F TMS

    上传时间: 2013-10-26

    上传用户:digacha

  • XAPP520将符合2.5V和3.3V I/O标准的7系列FPGA高性能I/O Bank进行连接

    XAPP520将符合2.5V和3.3V I/O标准的7系列FPGA高性能I/O Bank进行连接  The I/Os in Xilinx® 7 series FPGAs are classified as either high range (HR) or high performance (HP) banks. HR I/O banks can be operated from 1.2V to 3.3V, whereas HP I/O banks are optimized for operation between 1.2V and 1.8V. In circumstances that require an HP 1.8V I/O bank to interface with 2.5V or 3.3V logic, a range of options can be deployed. This application note describes methodologies for interfacing 7 series HP I/O banks with 2.5V and 3.3V systems

    标签: XAPP FPGA Bank 520

    上传时间: 2013-11-19

    上传用户:yyyyyyyyyy