该论文的工作主要分为两部分,第一部分是介绍与数字高清晰度电视(HDTV)码流发生器配套的信源解码板的设计与实现.信源解码板是整个码流发生器的重要组成部分,该论文在介绍相关标准MPEG-2和AC-3以及整个码流发生器功能的基础上提出了用ST公司的芯片组实现HDTV信源解码板的设计方案.论文详细分析了各个功能模块的具体设计方法以及实现时应注意的问题.目前该课题已经成功结题,各项技术指标完全符合合作单位的要求.该论文的第二部分主要是进行基于FPGA的显示器测试信号发生器的研究与开发.在对测试信号发生器所需产生的13种测试图案和所要适应的18种显示格式的介绍之后,该论文提出了以FLEX10K50为核心控制芯片的显示器测试信号发生器的设计方案.该论文详细讨论了FPGA设计中各个功能模块的划分和设计实现方法,并介绍了对FLEX10K50进行配置的方法.
上传时间： 2013-04-24
上传用户：yoleeson
近年来提出的光突发交换OBS(Optical．Burst Switching)技术，结合了光路交换(OCS)与光分组交换(OPS)的优点，有效支持高突发、高速率的多种业务，成为目前研究的热点和前沿。 本论文围绕国家“863”计划资助课题“光突发交换关键技术和试验系统”，主要涉及两个方面：LOBS边缘节点核心板和光板FPGA的实现方案，重点关注于边缘节点核心板突发包组装算法。 本文第一章首先介绍LOBS网络的背景、架构，分析了LOBS网络的关键技术，然后介绍了本论文后续章节研究的主要内容。 第二章介绍了LOBS边缘节点的总体结构，主要由核心板和光板组成。核心板包括千兆以太网物理层接入芯片，突发包组装FPGA，突发包调度FPGA，SDRAM以及背板驱动芯片($2064)等硬件模块。光板包括$2064，发射FPGA，接收FPGA，光发射机，光接收机，CDR等硬件模块。论文对这些软硬件资源进行了详细介绍，重点关注于各FPGA与其余硬件资源的接口。 第三章阐明了LOBS边缘节点FPGA的具体实现方法，分为核心板突发包组装FPGA和光板FPGA两部分。核心板FPGA对数据和描述信息分别存储，仅对描述信息进行处理，提高了组装效率。在维护突发包信息时，实时查询和更新FEC配置表，保证了对FEE状态表维护的灵活性。在读写SDRAM时都采用整页突发读写模式，对MAC帧整帧一次性写入，读取时采用超前预读模式，对SDRAM内存的使用采取即时申请方式，十分灵活高效。光板FPGA分为发射和接收两个方向，主要是将进入FPGA的数据进行同步后按照指定的格式发送。 第四章总结了论文的主要内容，并对LOBS技术进行展望。本论文组帧算法采用动态组装参数表的方法，可以充分支持各种扩展，包括自适应动态组装算法。
上传时间： 2013-05-26
上传用户：AbuGe
一种CAN总线开发板的所有源代码与原理图
上传时间： 2013-06-10
上传用户：mqien
使用最常用的RTL8019芯片的以太网开发板全部资料，包括源程序、原理图等。
上传时间： 2013-07-23
上传用户：Neal917
Protel四层板与内层分割教程,上手者实用教程。
上传时间： 2013-06-19
上传用户：neibuzhuzu
中英文对照，描述板级测试的各个方面，并提出板极测试可能出现的问题
标签： 板级测试
上传时间： 2013-08-03
上传用户：xzt
FL2440开发板底板原理图,支持WINCE6.0，LINUX2.60，安卓系统
上传时间： 2013-04-24
上传用户：拔丝土豆
随着信息社会的发展，人们要处理的各种信息总量变得越来越大，尤其在处理大数据量与实时处理数据方面，对处理设备的要求是非常高的。为满足这些要求，实时快速的各种CPU、处理板应运而生。这类CPU与板卡处理数据速度快，效率高，并且不断的完善与发展。此类板卡要求与外部设备通讯，同时也要进行内部的数据交换，于是板卡的接口设备调试与内部数据交换也成为必须要完成的工作。本文所作的工作正是基于一种高速通用信号处理板的外部接口和内部数据通道的设计。 本文首先介绍了通用信号处理板的应用开发背景，包括此类板卡使用的处理芯片、板上设备、发展概况以及和外部相连的各种总线概况，同时说明了本人所作的主要工作。 其次，介绍了PCI接口的有关规范，给出了通用信号处理板与CPCI的J1口的设计时序；介绍了DDR存储器的概况、电平标准以及功能寄存器，并给出了与DDR．存储器接口的设计时序；介绍了片上主要数据处理器件TS-202的有关概况，设计了板卡与DSP的接口时序。 再次，介绍了Altera公司FPGA的程序设计流程，并使用VHDL语言编程完成各个模块之间的数据传递，并重点介绍了DDR控制核的编写。 再次，介绍了WDM驱动程序的结构，程序设计方法等。 最后，通过从工控机向通用信号处理板写连续递增的数据验证了整个系统已经正常工作。实现了信号处理板内部数据通道设计以及与外部接口的通讯；并且还提到了对此设计以后地完善与发展。 本文所作的工作如下： 1、设计完成了处理板各接口时序，使处理板可以从接口接受/发送数据。 2、完成了FPGA内部的数据通道的设计，使数据可以从CPCI准确的传送到DSP进行处理，并编写了DSP的测试程序。 3、完成了DDR SDRAM控制核的VHDL程序编写。 4、完成了PCI驱动程序的编写。
上传时间： 2013-06-30
上传用户：唐僧他不信佛
三星官方6410核心板原理图，经典，与大家分享
上传时间： 2013-04-24
上传用户：tiantian
合成孔径雷达的实时信号处理系统,可以分成相对独立的几个阶段,即A/D变换和缓存、距离向预处理器、方位向预处理器、距离向压缩处理、转置存储器、方位向压缩处理、逆转置存储器.合成孔径雷达预处理的目的,就是缓解高处理数据率和低传输数据率的矛盾,使得在不太影响成像质量的前提下,尽量减少传输的数据率,有利于后续处理的硬件实现,做到实时处理.论文结合电子所合成孔径雷达实时成像处理系统,设计开发了基于Xilinx Virtex-E FPGA的星载SAR高速预处理板,该信号处理板处理能力强,结构紧凑,运行效率高;其硬件电路的设计思路和结构形式有很强的通用性和使用价值.论文重点研究了预处理的核心部分—固定系数FIR滤波器的设计问题.而固定系数FIR滤波器的实现问题的重点又是FPGA内部的固定系数FIP滤波器实现问题,针对FPGA内部的查找表资源,我们选择目前流行的分布式算法来实现FIR滤波器的设计.对比于预处理器中其他滤波器设计方案,基于FPGA分布式算法的FIR滤波器的设计,避免了乘累加运算,提高了系统运行的速度并且节省了大量的FPGA资源.并且由于FPGA可编程的特性,所以可以灵活的改变滤波器的系数和阶数.所设计的电路简单高速,工作正常、可靠,完全满足了预处理器设计的技术要求.随着超大规模集成电路技术,高密度存储器技术,计算机技术的发展,一个全数字化的机载实时成像处理系统的研制,已经不是非常困难的事情了.而在现有条件下,全数字化的高分辨率星载实时成像处理系统的研制,将是一个非常具有挑战意义的课题,论文以星载SAR的预处理器设计为例,抛砖引玉,希望对未来全数字化星载实时成像处理系统的研制起到一定参考价值.
上传时间： 2013-07-03
上传用户：lanhuaying
