一个芯片的数据手册，串口芯片max232，常用的
上传时间： 2013-06-10
上传用户：时代电子小智
UHF(Ultra High Frequency，超高频)RFID(Radio Frequency Identification，射频身份识别)技术是近几年刚刚开始兴起并得到迅速推广应用的一门新技术。该技术已被广泛应用于工业自动化、商业自动化、交通运输控制管理等众多领域。但是，基于超高频频段读写器的研制在我国尚处于起步阶段，传统的超高频读写器都是在单片机的基础上实现的，这类读写器很难实现复杂的多任务功能；随着经济的飞速发展，能够与网络互联并且带有操作系统的超高频读写器越来越受人们的青睐与追求。针对这些问题，本文设计并实现了一种基于ARMS3C2410微处理器和Linux操作系统的超高频读写器，主要内容有： (1)分析了射频识别技术的发展历程和前景，以嵌入式技术为研究背景，结合软硬件开发平台，给出了一种基于ARM和Linux的超高频读写器设计思路，指出了选题研究的目的和意义。 (2)阐述了超高频读写器的原理及其应用，分析了读写器和标签之间进行数据传输时所用到的相关技术；在给出超高频读写器主要技术性能指标及功能要求的基础上给出了基于ARMS3C2410和Linux超高频读写器系统的总体设计，同时对系统构建过程中所用到的软硬件进行了器件选型。 (3)实现了超高频读写器系统硬件电路的模块设计，主要包括主控电路模块、存储电路模块、电源模块、以太网模块、液晶显示模块以及射频收发模块；阐述了各模块的组成原理与实现方法，完成了硬件电路的原理图绘制及PCB制板。 (4)根据系统的软件需求，构建了一个进行嵌入式开发所需的软件平台。建立了交叉编译环境以及NFS开发调试环境；移植了系统启动所需的引导程序bootloader；实现了嵌入式Linux操作系统内核、文件系统的配置与移植；给出了Linux系统下典型设备(触摸屏、网络接口、LCD)驱动程序的移植方法。 (5)结合实验测试环境，对超高频读写器输出功率，读写器发送命令以及标签应答波形进行了测试与分析；对读写器的整机性能进行了联机测试，给出了读写器系统的实际运行效果图，同时对测试结果进行了总结。 实际应用结果表明，基于ARMS3C2410微处理器和Linux操作系统的超高频读写器能够实现接入网络的功能，其读写速度、识别率以及识别距离等技术性能指标均达到或优于设计标准要求，该读写器在与PC机连接的情况下能进行数据处理，样机系统运行稳定可靠，达到了预期的设计目标。
上传时间： 2013-07-25
上传用户：saharawalker
随着对高处理能力、网络通信、实时多任务,超低功耗这些需求的增长,传统8位处理器已经不能满足新产品的要求了,高端嵌入式处理器已经得到了普遍的重视和应用.ARM是目前嵌入式领域应用最广泛的RISC微处理器结构,该文研究了基于ARM处理器的嵌入式系统的开发,介绍了利用一款ARM微处理器和FPGA设计的四路E1中继板卡的硬件结构和工作原理,并在这个硬件平台上进行软件开发的过程.该四路E1收发器能够提供四条E1链路,把带宽从2Mbps提高到8Mbps,能够同时负载120个用户的通信,解决了数字环路系统中卡槽数目限制的问题.目前,建立在G. 703基础上的El接口在分组网、帧中继网、GSM移动基站及军事通信中得到广泛的应用,传送语音信号、数据、图像等业务.文中首先分析了当前数字环路系统的发展现状和趋势,随着网络通信的用户数目及信息量的猛增,拓宽数据传输的通道是一项研究热点,这是开发四路E1收发器的一个目的.接着叙述了数字环路系统的结构和工作原理,即四路E1收发器的应用环境,着重介绍了四路E1板卡在整个系统中所扮演的角色和嵌入式处理器ARM的体系结构和特点,鉴于数据传输中对时钟的要求比较严格,该文还介绍了FPGA技术,应用它主要是为系统提供各个精确的时钟.然后,在分析了四路E1收发器的工作原理和比较了各类处理器特点的基础上,提出了四路E1收发器的硬件设计,分别介绍了时钟模块、系统接口电路、存储系统模块、四通道E1合成器模块、CPU模块以及时隙交换模块.接着,在研究分析了G.703和G.704等通信协议后,再根据系统要求提出了四路E1收发器的软件设计.先介绍了实时操作系统RTXC,详细阐述了ARM处理器启动代码程序的设计,然后给出了在此操作系统下软件设计的整体结构,分四个任务分别阐述此软件功能,其中详细介绍了信令处理模块、接口中断处理模块、系统运行监测模块和RC消息LC消息处理模块.最后介绍了软件和硬件的调试方法以及设计过程中的调试开发过程,整个系统设计完成后,经过反复调试、测验已达到了预期的效果,现正投入使用中.
上传时间： 2013-04-24
上传用户：梦雨轩膂
变频技术作为现代电力电子的核心技术，集现代电子、信息和智能技术于一体。而SPWM(正弦波脉宽调制)波的产生和控制则是变频技术的核心之一。本文对SPWM 波形生成的三种算法--对称规则采样法、不对称规则
上传时间： 2013-04-24
上传用户：793212294
8255内部包括三个并行数据输入/输出端口，两个工作方式控制电路，一个读/写控制逻辑电路和8位总线缓冲器。各部分功能概括如下： （1）端口A、B、CA口：是一个8位数据输
上传时间： 2013-05-21
上传用户：隐界最新
远程监控系统是许多重要场所诸如电力、邮电、银行、交通、商场等需要信息广泛交流企业的生产与管理的必备系统。传统远程监控系统的实现方式一般都需要自己建设并维护有线或无线网络，维护费用高，通信距离有限。随着通信技术的发展，原有的远程监控系统已经日益不能满足多方面的要求，我们需要实时性更高，通信距离更远，成本更低的通信方式，本文就此提出了一种基于GPRS的远程数据监控系统。 本文的创新点是采用了GPRS技术中的TCP传输方式来传输监控系统采集的图像数据，相比传统有线网络，在维护成本，通信距离上有了很大的提高，相比传统无线网络在实时性，传输速率，可靠性上有了明显的改善。 本论文分几个部分详细介绍了课题的研究内容。第一部分主要介绍了课题背景和监控系统的发展历史及各类监控系统的比较。第二部分描述了本监控系统中远程终端硬件系统搭建工作，包括各部分器件的选取以及在S3C4480为核心的开发板上扩展出LM9617接口。第三部分描述了以uC/OS操作系统为核心的远程终端软件设计流程，包括uC/OS操作系统和FAT16文件系统的移植，LCD显示驱动， Nand-flash底层驱动的编写等工作。第四部分详细说明了本系统图像采集的具体软件实现，包括根据实际情况配置CMOS图像传感器LM9617的寄存器以及从LM9617中读取图像数据然后将数据写入Nand-flash存储器的具体过程。第五部分详细说明了本系统图像数据传输的具体软件实现，采用的是GPRS企业公网组网方式，包括远程终端程序设计和监控中心服务器搭建两部分工作。远程终端程序设计包括初始化串口通信，将Nand-flash中的图像数据读出并通过GPRS模块GM862发送到监控中心服务器上；监控中心服务器程序设计包括启动建立并启动Socket监听，以及收到连接请求后GPRS通信链路的建立。最后分别用TCP和UDP两种传输方式对监控系统进行了测试，证明了GPRS的TCP传输方式确实更适合于监控系统。
上传时间： 2013-07-19
上传用户：liuwei6419
单片机开发，数码管段码生成器，及其好用的小工具
上传时间： 2013-06-13
上传用户：2525775
本文从总体方案、硬件电路、软件程序、性能测试等几个方面详细地阐述了基于FPGA与USB2.0的数据采集系统。采集系统选用高采样率低噪声的12位AD转换芯片进行AD转换电路设计；借助频率高、内部时延小的FPGA芯片实现USB固件并以此控制USB接口芯片，通过乒乓的方式对采样数据进行缓存，提高了系统数据吞吐能力；运用USB2.0标准的接口芯片为整个采集系统提供USB的通信能力。采用集成度较高的FPGA芯片作为系统控制核心，降低了设计难度，提高了系统稳定性，同时还减小了设备体积。
上传时间： 2013-04-24
上传用户：xuanjie
偏振模色散(PMD)是限制光通信系统向高速率和大容量扩展的主要障碍，尤其是160Gb/s光传输系统中，由PMD引起的脉冲畸变现象更加严重。为了克服PMD带来的危害，国内外已经开始了对PMD补偿的研究。但是目前的补偿系统复杂、成本高且补偿效果不理想，因此采用前向纠错(FEC)和偏振扰偏器配合抑制PMD的方法，可以实现低成本的PMD补偿。 在实验中将扰偏器连入光时分复用系统，通过观察其工作前后的脉冲波形，发现扰偏器的应用改善了系统的性能。随着系统速率的提高，对扰偏器速率的要求也随之提高，目前市场上扰偏器的速率无法满足160Gb/s光传输系统要求。通过对偏振扰偏器原理的分析，决定采用高速控制电路驱动偏振控制器的方法来实现高速扰偏器的设计。扰偏器采用铌酸锂偏振控制器，其响应时间小于100ns，是目前偏振控制器能够达到的最高速率，但是将其用于160Gb/s高速光通信系统扰偏时，这个速率仍然偏低，因此，提出采用多段铌酸锂晶体并行扰偏的方法，弥补铌酸锂偏振控制器速率低的问题。通过对几种处理器的分析和比较，选择DSP+FPGA作为控制端，DSP芯片用于产生随机数据，FPGA芯片具有丰富的I/O引脚，工作频率高，可以实现大量数据的快速并行输出。这样的方案可以充分发挥DSP和FPGA各自的优势。另外对数模转换芯片也要求响应速度快，本论文以FPGA为核心，完成了FPGA与其它芯片的接口电路设计。在QuartusⅡ集成环境中进行FPGA的开发，使用VHDL语言和原理图输入法进行电路设计。 本文设计的偏振扰偏器在高速控制电路的驱动下，可以实现大量的数据处理，采用多段铌酸锂晶体并行工作的方法，可以提高偏振扰偏器的速率。利用本方案制作的扰偏器具有高扰偏速率，适合应用于160Gb/s光通信系统中进行PMD补偿。
上传时间： 2013-04-24
上传用户：suxuan110425
RS(Reed-Solomon)码是差错控制领域中一类重要的线性分组码，由于其出众的纠错能力，被广泛地应用于各种差错控制系统中，以满足对数据传输通道可靠性的要求。 本文主要研究RS码的编译码方法以及基于FPGA(Field Programmable Gate Array)的RS码的实现方法。对所设计的编码译码器的主要性能指标进行了仿真及实际功能测试，并给出了时序仿真波形图和实际测试的结果。最后对于RS软判决译码器的实现进行试探性的研究。 本文的主要工作有：1)采用现场可编程门阵列(FPGA)实现了 RS 码的编码和译码；2)采用更高效的RiBM算法，不仅减少了逻辑单元(Logic Element)的使用量，而且速度上也得到提高；3)用 VHDL 语言实现RS编码译码，包括伽罗华(Galoias)域内的乘法除法器的设计，伴随式求解电路，关键方程求解电路等；4)对于钱搜索电路的实现进行了改进；5)硬件上用ALrERA公司Cyclone系列的。EP1C20F324C8芯片加以实现。
上传时间： 2013-04-24
上传用户：qoovoop
