quartus ii 数字钟设计 东南大学大二电路实验验收资料
上传时间： 2013-10-20
上传用户：dengzb84
针对数字钟双面板设计较为复杂的问题，利用国内知名度最高、应用最广泛的电路辅助设计软件Protel dxp 2004进行了电路板设计，本文提供了设计的一些方法和技巧，快速、准确地完成数字钟双面电路板的设计，采用双面板设计，布线面积是同样大小的单面板面积的两倍，其布线可以在两面间互相交错，所以更节省空间。
上传时间： 2013-11-05
上传用户：天涯
用FPGA设计多功能数字钟
上传时间： 2013-10-27
上传用户：ommshaggar
利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。 本设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和VHDL语言输入—各模块程序设计）实现数字钟的设计、下载和调试。
上传时间： 2013-10-24
上传用户：古谷仁美
本文利用Verilog HDL 语言自顶向下的设计方法设计多功能数字钟，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点，并通过Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成综合、仿真。此程序通过下载到FPGA 芯片后，可应用于实际的数字钟显示中。 关键词：Verilog HDL；硬件描述语言；FPGA Abstract: In this paper, the process of designing multifunctional digital clock by the Verilog HDL top-down design method is presented, which has shown the readability, portability and easily understanding of Verilog HDL as a hard description language. Circuit synthesis and simulation are performed by Altera QuartusⅡ 4.1 and ModelSim SE 6.0. The program can be used in the truly digital clock display by downloading to the FPGA chip. Keywords: Verilog HDL；hardware description language；FPGA
上传时间： 2013-11-10
上传用户：hz07104032
一些简单的机械原理
上传时间： 2013-11-01
上传用户：元宵汉堡包
电动机的机械特性
上传时间： 2013-10-09
上传用户：daoyue
机械操作规则
上传时间： 2013-11-06
上传用户：786334970
摘要：加工表面产生的表面微观几何形状误差和表面物理力学性能的变化，对机器零件的使用性能有严重的影响。本文主要以影响加工表面粗糙度和加工表面物理力学性能变化的因素进行分析研究，目的就是为了掌握机械加工中各种工艺因素对加工表面质量影响的规律，以便运用这些规律来控制加工过程，最终达到改善表面质量、提高产品使用性能的目的
上传时间： 2013-11-07
上传用户：eastgan
ET521A示波表修家电疑难故障（雷钟）
上传时间： 2013-11-18
上传用户：wab1981
