近年来,基于DSP和FPGA的运动控制系统己成为新一代运动控制系统的主流。基于DSP和FPGA的运动控制系统不仅具有信息处理能力强,而且具有开放性、实时性、可靠性的特点,因此在机器人运动控制领域具有重要的应用价值。 论文从步行康复训练器的设计与制作出发,主要进行机器人的运动控制系统设计和研究。文章首先提出了多种运动控制系统的实现方案。根据它们的优缺点,选定以DSP和FPGA为核心进行运动控制系统平台的设计。 论文详细研究了以DSP和FPGA为核心实现运动控制系统的软、硬件设计,利用DSP实现运动控制系统总体结构与相关功能模块,利用FPGA实现运动控制系统地址译码电路、脉冲分配电路以及光电编码器信号处理电路,并对以上电路系统进行了功能仿真和时序仿真。 结果表明,基于DSP和FPGA为核心的运动控制系统不仅实现了设计功能要求,同时提高了机器人运动控制系统的开放性、实时性和可靠性,并大大减小了系统的体积与功耗。
上传时间: 2013-05-29
上传用户:dajin
基于FPGA的智能小车系统就是本地计算机通过接入Internet小车实现对远端工作现场、危险工作地段等特殊环境进行监视和控制的系统。智能小车是智能行走机器人的一种,这种智能小车可以适应不同环境,不受温度、湿度、空间、磁场辐射、重力等条件的影响,可以在人类无法进入或生存的环境中完成人类无法完成的探测任务。适用于国防及民用多个领域。整个系统以遥控小车装置为基础,通过配置在上面的摄像头实现图像的采集及对行车道的检测,通过配置的红外测温仪探测环境和目标的温度,具有一定的智能性。其明显的优点是可以通过网络远程控制小车运行及采集现场的温度、图像等相关信息,完成人类在特定条件下无法完成的工作。对人类的科学研究、探索未知领域、远程监控等有着重要的意义。 论文在深入研究SOPC和嵌入式操作系统的基础上,提出了基于FPGA的智能小车远程监控方案。采用FPGA来实现,可以充分利用现有的IP核,功能扩展容易,设计开发成本低,上市时间快,修改方便,甚至可以远程重构系统。与单片机相比,集成度高,可靠性好,调试和维护方便。 论文主要内容包括以下几个部分:在对智能小车功能分析的基础上,设计了硬件系统,并在FPGA上构建了基于Nios Ⅱ的嵌入式系统,配置了SPI、串行口和以太网接口模块和驱动程序,以及各种存储器。移植了μClinux操作系统,配置嵌入式Web服务器,编写CGI程序,设计了动态网页;并对行车道检测系统进行了研究,在DSP Builder中构建了该模块,并在Matlab中进行了仿真。在研究数码相机模块和红外测温模块的基础上,编写了图像采集和温度测量程序以及小车运动控制程序,并对系统进行了调试,初步达到通过Internet实现远程监控的目的。
上传时间: 2013-05-24
上传用户:1047385479
以微型足球机器人小车子系统为研究对象,通过分析当前各支足球机器人队伍的小车系统控制器使用的CPU 的利弊。提出一种新的cPu 解决方案。基于CygnalC8051高速单片机依次给出小车
上传时间: 2013-06-15
上传用户:qazxsw
首先, 简要介绍四足微型爬壁机器人的机构部分, 然后详细介绍四足微型爬壁机器人控制系统的 硬件设计, 以及实时多任务操作系统 c/os—I I在Phi¨ P s公司32位ARM处理器LPC2
上传时间: 2013-06-28
上传用户:xuanjie
离散余弦变换(DCT)及其反变换(IDCT)在图像编解码方面应用十分广泛,至今已被JPEG、MPEG-1、MPEG-2、MPEG-4和H.26x等国际标准所采用。由于其计算量较大,软件实现往往难以满足实时处理的要求,因而在很多实际应用中需要采用硬件设计的DCT/IDCT处理电路来满足我们对处理速度的要求。本文所研究的内容就是针对图像处理应用的8×8二维DCT/IDCT处理核的硬件实现。 本文首先介绍了DCT和IDCT在图像处理中的作用和原理,详细说明了DCT变换实现图像压缩的过程,并与其它变换比较说明了用DCT变换实现图像压缩的优势。接着,分析研究了DCT的各种快速算法,总结了前人对DCT快速算法及其实现所做的研究。本文给出了两种性能、资源上有一定差异的二维DCT/IDCT的FPGA设计方案。两种方案均利用DCT的行列分离特性,采用流水线设计技术,将二维DCT/IDCT实现转化为两个一维DCT/IDCT实现。在一维DCT/IDCT设计中,根据图像处理的特点对Loeffler算法的数据流进行了优化,通过合理安排时钟周期数和简化各周期内的操作,大大缩短了关键路径的执行时间,从而提高了流水线的执行速度。最后,对所设计的DCT/IDCT处理核进行了综合和时序仿真。 结果表明,当使用Altera公司的MERCURY系列FPGA器件时,本文设计的方案一能够在116M时钟频率下正确完成8×8的二维DCT或IDCT的逻辑运算,消耗2827个逻辑单元;方案二能够在74M时钟频率下正常工作,消耗1629个逻辑单元。
上传时间: 2013-07-14
上传用户:3291976780
随着ASIC设计规模的增长,功能验证已成为整个开发周期的瓶颈。传统的基于软件模拟和硬件仿真的逻辑验证方法已难以满足应用的要求,基于FPGA组的原型验证方法能有效缩短系统的开发周期,可提供更快更全面的验证。由于FPGA芯片容量的增加跟不上ASIC设计规模的增长,单芯片已无法容纳整个设计,所以常常需要对设计进行逻辑分割,将子逻辑块映射到FPGA阵列中。 本文对逻辑验证系统的可配置互连结构和ASIC逻辑分割算法进行了深入的研究,提出了FPGA阵列的非对称可配置互连结构。与现有的对称互连结构相比,该结构能提供更多的互连通道,可实现对I/O数量、电平类型和互连路径的灵活配置。 本文对逻辑分割算法进行了较深入的研究。针对现有的两类分割算法存在的不足,提出并实现了基于设计模块的逻辑分割算法,该算法有三个重要特征:1)基于设计代码;2)以模块作为逻辑分割的最小单位;3)使用模块资源信息指导逻辑分割过程,避免了设计分割过程的盲目性,简化了逻辑分割过程。 本文还对并行逻辑分割方法进行了研究,提出了两种基于不同任务分配策略的并行分割算法,并对其进行了模拟和性能分析;验证了采用并行方案对ASIC逻辑进行分割和映射的可行性。 最后基于改进的芯片互连结构,使用原型系统验证方法对某一大规模ASIC设计进行了逻辑分割和功能验证。实验结果表明,使用改进后的FPGA阵列互连结构可以更方便和快捷地实现ASIC设计的分割和验证,不但能显著提高芯片间互连路径的利用率,而且能给逻辑分割乃至整个验证过程提供更好的支持,满足现在和将来大规模ASIC逻辑验证的需求。
上传时间: 2013-06-12
上传用户:极客
本论文依据IEEE802.16a物理层对RS-CC码的参数要求,研究了RS-CC码的高速编、译码的VLSI硬件算法,同时对FPGA开发技术进行了研究,以VerilogHDL为描述语言,在Xilinx公司的FPGA上实现了高速的RS-CC编、译码器。RS译码器中,错误位置多项式和错误值多项式的求解采用无求逆单元,并具有规则数据流、易于VLSI实现的改进的欧几里德算法(MEA);CC译码器由采用模归一化路径度量的全并行的“加比选(ACS)”模块和具有脉动阵列结构的幸存路径回溯模块组成。 在实现RS-CC译码器的过程中,分别从算法上和根据FPGA的结构特点上,对译码器做了一些优化工作,降低了硬件资源占有率和提高了译码速度。 此外,还搭建了以Xilinx公司40万等效门的FPGASpartan-Ⅲ400-4PQ208为主体,以Cypress公司的USB2.0芯片CY7C68013为高速数据接口的硬件试验平台,并在此试验平台上实现了文中的高速RS-CC编译码系统。
上传时间: 2013-06-03
上传用户:lx9076
51单片机寻迹避障机器人功能, 51单片机寻迹避障机器人功能
上传时间: 2013-07-10
上传用户:chens000
介绍双足舵机机器人制作及方法程序,并有同时控制24路舵机方法技巧
上传时间: 2013-06-27
上传用户:小宇NVO
对基于Pmac控制卡的机器人控制软件进行了分析,为了实现系统的可重用性及系统结构的清晰性, 采用COM接口技术实现软件的插件化,从而为软件功能的扩展奠定了基础, 降低了系统的耦合度,便于系统的维护和升
上传时间: 2013-05-28
上传用户:a155166