虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

替代HT1621

  • 基于ARM嵌入式平台的目标跟踪系统的研究

    近年来,随着现代社会对军用和民用设备需求的不断扩大及要求的不断提高,运动目标的识别和跟踪技术已经迅速发展成为现代信息处理领域中一项非常重要的技术,并在许多领域内发挥着不可替代的作用,但是在面向应用的目标跟踪系统却不尽如人意,不能很好的满足应用的要求。 本文简述了传统的基于桌面PC机的目标跟踪系统实现方法。目标跟踪具有两个突出的特点,一是计算数据量大,一是对处理速度要求高。传统上,运动目标跟踪系统的实现是基于桌面PC机,但工业应用的快速发展使传统的目标跟踪系统越来越不能满足应用的需要。 本文提出了一种基于ARM嵌入式平台的目标跟踪解决方案。研究了如何将嵌入式平台和目标跟踪结合起来,并对系统的设计思想和设计方法进行了详述。首先进行了功能分析和总体设计,分析了将嵌入式平台作为目标跟踪解决方案的关键性问题,包括采用ARM嵌入式平台的必要性,系统框架的设计,对于嵌入式处理器和操作系统的选择:然后在总体设计的基础上完成了系统的设计,包括软硬件平台的设计,完成了BootLoader的设计,Linux内核的定制,USB摄像头驱动程序的设计和OpenCV视觉库的建立;最后分析了目标跟踪的过程,利用背景差法实现了运动的检测,提取了行人的特征,利用Mean-Shift算法实现了对运动目标的跟踪。 本文提出的基于嵌入式平台的目标跟踪系统的应用潜力巨大,有待进一步的研究和探索。在论文最后对研究进行了总结和展望,提出了未来的研究方向。

    标签: ARM 嵌入式平台 目标跟踪系统

    上传时间: 2013-05-27

    上传用户:qiao8960

  • 基于ARM的嵌入式机床数控系统的研究

    数控机床是现代制造系统的基础和核心,而先进的数控技术是解决机床制造业持续发展的关键。随着嵌入式系统、微计算机技术和集成电路的迅速发展,高性能的32位CUP开始普及。它执行速度快、功能强大,在中、低档数控系统中已经完全可以替代PC机及8位单片机,获得更大的价格和技术优势。本文旨在打破传统基于PC机及8位单片机的数控系统,研究并设计一种基于ARM的32位嵌入式机床数控系统。 本文设计了基于ARM内核的嵌入式机床数控系统,并给出了硬件设计方案、软件程序设计思想及相应设计。硬件部分选用是日本NOVA电子有限公司研制的DSP运动控制专用芯片MCX314AL,作为数控装置电机的驱动芯片,其性能优良、接口简单、编程方便、工作可靠,给运动控制带来极大方便。采用ARM微处理器STR710负责控制MCX314AL、外围逻辑电路的管理及后台任务的实现。系统软件平台采用源代码公开的嵌入式实时操作系统uC/OS-Ⅱ,对数控系统软件模块的任务进行划分,并根据其实时性要求赋予不同优先级,采用基于优先级的抢占式调度算法,设计了任务间的通信方式及中断事件的响应,使该数控系统具有良好的实时性和稳定性,可以满足高精度加工的要求,同时也具有良好的人机界面和网络支持。

    标签: ARM 嵌入式 机床 数控系统

    上传时间: 2013-05-25

    上传用户:mylinden

  • MVB1类设备控制器的FPGA设计

    本文对TCN中的MVB技术进行了研究,并在深入了解MVB的通信机制的基础上,提出了采用FPGA替代MVB控制器专用芯片的解决方法。根据TCN协议,连接在MVB上的设备可以分为5类,其中1类设备可以在不需要CPU的基础上实现自动通信,最为常用。本设计的目的就是采用FPGA替代MVB1类设备控制器。 文章采用自顶向下的模块化设计方法,根据MVB1类设备控制器要实现的功能,将设计划分为3个模块:发送模块、接收模块和MVB1类模式控制模块。其中发送模块又划分为位控制单元、CRC生成单元、FIFO单元和曼彻斯特编码单元等。接收模块又划分为帧起始检测单元、时钟恢复单元、帧分界符检测单元、数据译码单元、CRC校验单元、译码控制单元和长度错误检测单元等。MVB1类模式控制模块又划分为报文错误处理单元、主帧寄存器单元、TM控制单元和主控单元等。上述各模块的RTL级设计都是采用硬件描述语言Verilog实现的。

    标签: MVB1 FPGA 设备 控制器

    上传时间: 2013-07-21

    上传用户:dengzb84

  • 基于FPGA的3DES算法IPCORE设计

    加密算法一直在信息安全领域起着极其重要的作用,它直接影响着国家的安全和发展.随着计算机技术的飞速发展,原有的数据加密标准(DES)已不能满足人们的保密要求.在未来的20年内,高级数据加密标准(AES)将替代DES成为新的数据加密标准.在不对原有应用系统作大的改动的情况下,3-DES算法有了很大的生存空间.该文介绍了DES和3-DES算法的概要,给出了一种电路实现模型,并基于XILINX公司的FPGA器件设计了IP核,介绍了I P核设计中主要模块的设计方法.最后对该IP核进行了分析,给出它的性能参数.该课题系统地论述了基3-DES算法的密码IP核设计全过程.文章首先阐述了该设计的课题背景,给出了使用VHDL方法设计密码电路的特点和研究思路和特点,然后对IP核的设计环境和密码算法进行了介绍.在此基础上,详细讨论了3-DES算法的密码芯片设计方法和各个电路模块实现的结构图,包括算法电路、译码电路、接口电路和控制模块电路等.通过对各个模块设计的介绍,阐明了使用VHDL语言设计专用集成电路的原理和特点.

    标签: IPCORE FPGA 3DES 算法

    上传时间: 2013-04-24

    上传用户:萌萌哒小森森

  • 基于FPGA的SOC和IPCore验证平台

    随着半导体技术与数字集成电路(微处理器、存贮器以及标准逻辑门电路等)技术的迅速发展,特别是随着计算机技术的发展,在工业生产和科学技术研究的各行各业中,人们利用PC机的强大处理功能代替传统仪器的某些部件,开发出各种测量仪器(虚拟仪器),传统仪器的数字逻辑部分多是采用分立集成电路(IC)组成,分立IC愈多,给系统的电路设计、调试及维护带来诸多不便。而随着EDA技术的飞速发展,大规模可编程逻辑芯片CPLD / FPGA应运而生。这类芯片可以替代几十甚至上百块通用IC芯片,而且,因其可用硬件描述语言进行芯片设计、支持在线编程和在系统编程等优点而备受青睐。本课题主要是用FPGA实现一个验证平台。用于SOC及IPCore的验证。用FPGA系统验证板实现在实际硬件环境中的验证可以弥补ASIC 设计流程中仿真的不足, 通过该验证也可以加快ASIC设计且降低由于逻辑问题所造成ASIC 开发中的成本损耗。本文首先介绍了EDA技术的发展,然后介绍了FPGA,SOC,和IPCore的一些基本概念,分析了FPGA在现代集成电路设计领域的一些应用。最后,具体设计了一块用设计验证的开发板,并讨论了其设计结构,流程及验证方法。

    标签: IPCore FPGA SOC

    上传时间: 2013-05-16

    上传用户:bakdesec

  • 基于FPGA技术的高性能AES_CBC算法的实现研究

    AES是美国于2000年10月份确立的高级加密标准,该标准的反馈链路模式AESCBC加密算法,用于在IPSec中替代DESCBC和3DESCBC。 加密是安全数据网络的关键,要保证在公众网上传输的信息不被窃取和偷听,必须对数据进行加密。在不影响网络性能的前提下,快速实现数据加密/解密,对于开发高性能的安全路由器、安全网关等对数据处理速度要求高的通信设备具有重要的意义。 在目前可查询的基于FPGA技术实现AESCBC的设计中,最快的加/解密速度达到700Mbps/400MHZ。商用CPU奔腾4主频3.06,用汇编语言编写程序,全部资源用于加密解密,最快的加密解密速度可以达到1.4Gbps。但根据国外测试结果表明,即使开发的路由器本身就基于高性能的双64位MIPS网络处理器,软件加密解决方案仅能达到路由器所要求的最低吞吐速率600Mbps。 本文首先研究分析了目前几种实现AESCBC的方法有缺点的情况下,在深入研究影响硬件快速实现AESCBC难点基础上,设计出一种适应于报文加密解密的硬件快速实现AESCBC的方案,在设计中采用加密解密和密钥展开并行工作,实现了在线提供子密钥。在解密中采用了双队列技术,实现了报文解密和子密钥展开协调工作,提高了解密速度。 本文在quartus全面仿真设计方案的基础上,全面验证了硬件实现AESCBC方案的正确性,全面分析了本设计加密解密的性能。并且针对设计中的流水线效率低的问题,提出改善流水线性能的方案,设计出报文级并行加密解密方案,并且给出了硬件实现VPN的初步方案。实现了单一模块加密速度达到1.16Gbps,单一模块解密速度达到900Mbps,多个模块并行工作加密解密速度达到6.4Gbps。 论文最后给出了总结与展望。目前实现的AESCBC算法,只能通过仿真验证其功能的正确性,还需要下载到芯片上做进一步的验证。要用硬件实现整个IPSec,还要进一步开发基于FPGA的技术。总之,为了适应路由器发展的需求,还有很多技术需要研究。

    标签: AES_CBC FPGA 性能 实现研究

    上传时间: 2013-05-29

    上传用户:wangzhen1990

  • 基于XC2S300E芯片的高级加密标准算法的FPGA设计

    加密算法一直在信息安全领域起着无可替代的作用,它直接影响着国家的未来和发展.随着密码分析水平、芯片处理能力和计算技术的不断进步,原有的数据加密标准(DES)算法及其变形的安全强度已经难以适应新的安全需要,其实现速度、代码大小和跨平台性均难以继续满足新的应用需求.在未来的20年内,高级加密标准(AES)将替代DES成为新的数据加密标准.高级加密标准算法是采用对称密钥密码实现的分组密码,支持128比特分组长度及128比特、192比特与256比特可变密钥长度.无论在反馈模式还是在非反馈模式中使用AES算法,其软件和硬件对计算环境的适应性强,性能稳定,密钥建立时间优良,密钥灵活性强.存储需求量低,即使在空间有限的环境使用也具备良好的性能.在分析高级加密标准算法原理的基础上,描述了圈变换及密钥扩展的详细编制原理,用硬件描述语言(VHDL)描述了该算法的整体结构和算法流程.详细论述了分组密码的两种运算模式(反馈模式和非反馈模式)下算法多种体系结构的实现原理,重点论述了基本体系结构、循环展开结构、内部流水线结构、外部流水线结构、混合流水线结构及资源共享结构等.最后在XILINX公司XC2S300E芯片的基础上,采用自顶向下设计思想,论述了高级加密标准算法的FPGA设计方法,提出了具体模块划分方法并对各个模块的实现进行了详细论述.圈变换采用内部流水线结构,多个圈变换采用资源共享结构,密钥调度与加密运算并行执行.占用芯片面积及引脚资源较少,在芯片选型方面具有很好的适应性.

    标签: S300 300E FPGA 300

    上传时间: 2013-06-20

    上传用户:fairy0212

  • 二维离散小波变换的FPGA实现

    小波变换是一种新兴的理论,是数学发展史上的重要成果。它无论对数学还是对工程应用都产生了深远的影响。最新的静态图像压缩标准JPEG2000就以离散小波变换(DWT)作为核心变换算法。 本文首先较为详细地分析了小波变换的理论基础,对多分辨率分析、Mallat算法和提升算法做了介绍。然后分析了JPEG2000所采用的小波滤波器,并引入了一个新的LS97小波。该小波系数简单、易于硬件实现,并且与CDF97小波有很好的兼容性,可作为CDF97小波的替代者。使用Matlab对CDF97小波和LS97小波的兼容性做仿真测试,结果表明这两个小波具有几乎相同的性能。在确定所用的小波后,本文设计了二维离散小波变换的硬件结构。设计过程中对标准二维小波变换做了优化,即将行变换和列变换的归一化步骤合并计算,这样可以减少两次乘法操作。另外还使用移位加代替乘法,提取移位加中的公共算子等方式来优化设计。对于边界数据的处理,本文采用了嵌入式对称延拓技术,不需要额外的缓存,节约了硬件资源。为提高硬件利用率,本文将LeGall53小波变换和LS97小波变换统一起来,只要一个控制信号就可实现两者之间的转换。本文所提出的结构采用基于行的变换方式,只需要六行中间数据即可完成全部行数据的小波变换。采用流水线技术提高了整个设计的运行速度。最后也给出了二维离散小波反变换的实现结构。 在完成硬件结构设计的基础上,使用Verilog硬件描述语言对整个设计进行了完全可综合的RTL级描述,采用同步设计,提高了可靠性。在Xilinx公司的FPGA开发软件ISE6.3i中对正反小波变换做了仿真和实现,结果表明,本设计能高速高精度地完成正反可逆和不可逆小波变换,可以满足各种实时性要求。

    标签: FPGA 二维 离散小 波变换

    上传时间: 2013-07-25

    上传用户:sn2080395

  • 基于FPGA的DAB信道编码器输入接口的设计与实现

    电台广播在我们的社会生活中占有重要的地位。随着我国广播事业的发展,对我国广播业开发技术、信号的传输质量和速度提出了更高更新的要求,促使广播科研人员不断更新现有技术,以满足人民群众日益增长的需求。 本论文主要分析了现行广播发射台的数字广播激励器输入接口的不足之处,根据欧洲ETS300799标准,实现了一种激励器输入接口的解决方案,这种方案将复接器送来的ETI(NA,G704)格式的码流转换成符合ETS300799标准ETI(NI)的标准码流,并送往后面的信道编码器。ETI(NA,G704)格式与现行的ETI(NI,G703)格式相比,主要加入了交织和RS纠错编码,使得信号抗干扰能力大大加强,提高了节目从演播室到发射台的传输质量,特别是实时直播节目要求信号质量比较好时具有更大的作用。 本论文利用校验位为奇数个的RS码,对可检不可纠的错误发出报警信号,通过其它方法替代原有信号,对音质影响不大,节省了纠正这个错误的资源和开发成本。 同时,我们采用FPGA硬件开发平台和VHDL硬件描述语言编写代码实现硬件功能,而不采用专用芯片实现功能,使得修改电路和升级变得异常方便,大大提高了开发产品的效率,降低了成本。 经过软件仿真和硬件验证,本系统已经基本实现了预想的功能,扩展性较好,硬件资源开销较小,具有实用价值。

    标签: FPGA DAB 信道 编码器

    上传时间: 2013-07-15

    上传用户:afeiafei309

  • 基于ARM及uClinux的嵌入式测控仪表的设计

    在工业生产中,二次自动化仪表是构成自动化系统的基本单元之一。我国的单元仪表己基本完成由电动Ⅲ型仪表向基于八位或十六位单片机为基础设计的数字化仪表的转换。由于常规单片机资源的限制,以单片机为基础设计的单元仪表基本上还是在功能上替代电动Ⅲ型仪表,并按电动Ⅲ型功能进行分类。这样造成国内自动化仪表生产厂家生产的二次数字化仪表品种繁杂,标准难以统一,设计随意性大。因此带来如下现实问题: 1.自动化系统设计单位的仪表选型、系统调试、使用中操作、维修和系统的功能优化及备件的准备非常的不方便: 2.仪表生产厂家的批量生产困难,产品质量的提高及成本的节约不利: 3.国内现在自动化仪表厂家数量众多,但都无法形成规模生产,质量不佳,而国外进口的二次仪表往往依附于特定的集散系统,也存在标准不统一,难以灵活替换的问题,且价格昂贵。 自动化系统设计、生产及应用迫切需要一种使用方便、通用性强的智能型二次仪表,以解决上述问题,改变传统设计、生产及应用方式,这将是未来自动化仪表的发展趋势,也就是本课题的努力方向。 本论文正是针对上述问题,以设计出一种可灵活组态的通用智能型二次仪表为研究对象,在深入分析国内主流仪表厂家的仪表操作方式和仪表功能的基础上,合理地进行软硬件设计,为在同一硬件平台下实现多种仪表的功能进行了创新性和探索性研究。主要内容为: 1.各种常规二次仪表功能、标准、接线、操作习惯及结构方式的归类分析; 2.多信号多量程的柔性测量方法研究; 3.系统整机设计以及系统可靠性设计; 4.u-boot的向ARM的移植、uClinux向ARM的移植、uClinux下的通用组态软件设计。 本文设计了一种以三星公司的ARM7TDMI系列处理器S3C44BOX为核心,辅以外围电路,实现同一硬件平台下多种仪表的功能,并成功制作了样品系统。 本文所讨论的基于$3C44BOX和uClinux的智能仪表系统的开发技术同样适用于其它项目的开发,对其它嵌入式的应用系统开发有重要的参考价值。

    标签: uClinux ARM 嵌入式 测控仪表

    上传时间: 2013-05-16

    上传用户:jjq719719