此程序是用VHDL硬件描述语言编写的,实现四位全加器的功能
上传时间: 2017-01-07
上传用户:天诚24
程序描述:智能温度感测器,这个范例中使用到 (1)8051 的Port 1连接到LCD显示器,PORT 3的P3.3,P3.4和P3.5分别连接到LCD显示器的控制线,程序执行时可以让LCD显示器显示出时间和日期。 (2)温度感测组件AD590经由ADC0804将感测到的温度,转换成数字数据,然后经由PORT 0输入8051。 (3)8051的第10和第11只脚RXD和TXD分别连线到MAX232,然后连接到PC的COM埠。 (4)8051实验板每 小时就读入ADC0804转换的数字温度数据,然后记录在串行式EEPROM 93C66中。 (5)8051实验板可以经由RS232将记录在串行EEPROM 93C66中的数字温度数据传送PC端。
上传时间: 2017-01-10
上传用户:二驱蚊器
vhdl语言的100个例子 VHDL语言100例 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数
上传时间: 2013-12-13
上传用户:古谷仁美
1位全加器的vhdl设计 通过两个半加起实现
上传时间: 2017-01-12
上传用户:徐孺
这是我在ISP编程实验中独立编写的采用结构化描述的四位全加器,通过四次映射一位全加器的方式实现了四位全加器的功能,并附有数码显示模块,将全加器的运算结果输出到数码管显示。
上传时间: 2017-01-19
上传用户:1583060504
这个源程序是关于全加器的,又需要的同学可以借鉴一下
上传时间: 2014-01-12
上传用户:LouieWu
带有同步预置的加载左右移位寄存器VHDL源代码
上传时间: 2013-12-09
上传用户:xsnjzljj
RS(204,188)译码器的设计 异步FIFO设计 伪随即序列应用设计 CORDIC数字计算机的设计 CIC的设计 除法器的设计 加罗华域的乘法器设计
上传时间: 2017-01-24
上传用户:缥缈
绍 了一 种基 于 单 片机借 助 CAN总 线技 术设 计 的分 布 式 区域 交通信 号 灯 智能控 制 系统 。 系统 采 用 AT89C51作 为核 心控 制 器 ,红 外 接 收 器接 收 来 自发 射 器 的红 外信 号 ,经 解调 后 输入 单 片机进 行 处理 ,单 片机 与 CAN 总 线控 制 器构 成 CAN 总线通信 系统进行数据传输 ,实现了根据车流信息、遥控 、PC机控制的系统设计。文章详细介绍 了系统总体方案及部分硬 件 设 计 方 案
上传时间: 2017-01-26
上传用户:hjshhyy
通过VHDL实现4位全加器,8位全加器,和8位通用寄存器的设计
上传时间: 2014-01-11
上传用户:lanwei