全加器的VHDL_CODE和TEST_BENCH 無須解壓縮密碼
标签: TEST_BENCH VHDL_CODE 全加器
上传时间: 2013-12-22
上传用户:hongmo
数控振荡器的频率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL语言描述,集成在一个模块中,提供VHDL源程序供大家学习和讨论。
上传时间: 2014-08-31
上传用户:yan2267246
全加器的详细设计思路和用VHDL语言编写的详细源代码
上传时间: 2014-01-12
上传用户:zhaiyanzhong
单片机的四位显示及时间.单片机上电复位后,等待按键4启动定时器0 再次按键4,定时器0停止计数,进入时分初值设置状态,每按一次1键,时加一,每按一次2键,分加一
上传时间: 2015-06-04
上传用户:7676777
用VHDL编写的8位全加器,数字分频器等程序
上传时间: 2013-12-16
上传用户:ztj182002
synplify环境下 实现 全加器 功能
上传时间: 2014-01-13
上传用户:邶刖
智能阅读器 阅读器(运行于WINCE平台):阅读器满足一般现实中阅读书籍时的需求,除一般阅读器所具有的功能:索引,书签,搜索,定位等。还可以一键跳转,自动滚屏。电子书生成器(运行于WINDOWS 平台):读入多个TXT文件连接成文章正文(顺序按照读入顺序)。可手动设置章节,也可以根据用户输入的章节数目分自动生成章节(按照文章的长度等分)。
上传时间: 2013-12-20
上传用户:bcjtao
IP拨号器,在选定的联系人的电话号码前加拨您设置好的IP号码,为您节省MONEY噢~
上传时间: 2013-12-09
上传用户:lmeeworm
这是我的毕业设计-智能排队系统的操作器源码,上载给大家做参考,希望大家赐教.
上传时间: 2013-11-28
上传用户:l254587896
这是我最近买的一套CPLD开发板VHDL源程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,7段数码管,i2c总线,lcd液晶显示,拨码开关,串口,蜂鸣器,矩阵键盘,跑马灯,交通灯,数字时钟.
上传时间: 2015-07-23
上传用户:李梦晗