四位二进制计数器与半加器
上传时间: 2013-12-24
上传用户:来茴
vhdl基于半加器的全加器描述及仿真
上传时间: 2014-11-25
上传用户:zycidjl
全加器的VHDL程序实现及仿真
上传时间: 2014-01-13
上传用户:hoperingcong
PROFIBUS从站智能协议芯片DPC31与模数转换器AD7705接口设计.rar
上传时间: 2015-04-01
上传用户:sammi
最高优先级编码器 8位相等比较器 三人表决器(三种不同的描述方式) 加法器描述 8位总线收发器:74245 (注2) 地址译码(for m68008) 多路选择器(使用select语句) LED七段译码 多路选择器(使用if-else语句) 双2-4译码器:74139 多路选择器(使用when-else语句) 二进制到BCD码转换 多路选择器 (使用case语句) 二进制到格雷码转换 双向总线(注2) 汉明纠错吗译码器 三态总线(注2) 汉明纠错吗编码器 解复用器
上传时间: 2015-04-11
上传用户:tianyi223
采用Verilog HDL设计,在掌宇智能开发板上得到实现 根据抢答器的原理,整个电路可划分为三部分:采样电路、门控电路和译码电路
上传时间: 2013-12-21
上传用户:zgu489
单片机上智能拼音输入法,附有控制和杳询函数.方便使用调用.可以自加LCD实现可视化键盘输入!供大家参考!
上传时间: 2015-04-15
上传用户:rocwangdp
该程序实现的是n位全加器,首先用与非门实现一位全家器,最后实现n位的全加器。
上传时间: 2015-04-18
上传用户:fandeshun
大学vhdl语言实验大全,基于max-plus2平台,内有8-3译码器,8位加法器,数字钟,数码显示,74ls138,8,4位计数器,d,rs触发器,加法器,交通灯等,此原码基于长江大学可编程器件实验箱,如要运行在其他平台上需要重新定义管脚
上传时间: 2013-12-23
上传用户:qiaoyue
用一位全加器组成四位全加器. 所用语言是Verilog HDL. 主要用在加法器的设计中。
上传时间: 2015-05-02
上传用户:zukfu