虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

晶体管

晶体管泛指一切以半导体材料为基础的单一元件,包括各种半导体材料制成的二极管、三极管、场效应管、晶闸管等。晶体管具有检波、整流、放大、开关、稳压、信号调制等多种功能,晶体管可用于各种各样的数字和模拟功能。
  • 晶体管运算放大器及其应用 》-张郁弘-国防工业出版社-1978.09.pdf

    晶体管运算放大器及其应用 》-张郁弘-国防工业出版社-1978.09.pdf

    标签: 晶体管 运算放大器

    上传时间: 2022-07-04

    上传用户:kent

  • 模拟电路实验--晶体管放大器

    文档为模拟电路实验--晶体管放大器总结文档,是一份不错的参考资料,感兴趣的可以下载看看,,,,,,,,,,,,,,,,

    标签: 模拟电路 晶体管放大器

    上传时间: 2022-07-19

    上传用户:zhanglei193

  • 最新世界晶体管代换手册的详细资料.

    最新世界晶体管代换手册的详细资料.

    标签: 晶体管

    上传时间: 2022-07-27

    上传用户:wangshoupeng199

  • 电子元器件抗ESD技术讲义.rar

    电子元器件抗ESD技术讲义:引 言 4 第1 章 电子元器件抗ESD损伤的基础知识 5 1.1 静电和静电放电的定义和特点 5 1.2 对静电认识的发展历史 6 1.3 静电的产生 6 1.3.1 摩擦产生静电 7 1.3.2 感应产生静电 8 1.3.3 静电荷 8 1.3.4 静电势 8 1.3.5 影响静电产生和大小的因素 9 1.4 静电的来源 10 1.4.1 人体静电 10 1.4.2 仪器和设备的静电 11 1.4.3 器件本身的静电 11 1.4.4 其它静电来源 12 1.5 静电放电的三种模式 12 1.5.1 带电人体的放电模式(HBM) 12 1.5.2 带电机器的放电模式(MM) 13 1.5.3 充电器件的放电模型 13 1.6 静电放电失效 15 1.6.1 失效模式 15 1.6.2 失效机理 15 第2章 制造过程的防静电损伤技术 2.1 静电防护的作用和意义 2.1.1 多数电子元器件是静电敏感器件 2.1.2 静电对电子行业造成的损失很大 2.1.3 国内外企业的状况 2.2 静电对电子产品的损害 2.2.1 静电损害的形式 2.2.2 静电损害的特点 2.2.3 可能产生静电损害的制造过程 2.3 静电防护的目的和总的原则 2.3.1 目的和原则 2.3.2 基本思路和技术途径 2.4 静电防护材料 2.4.1 与静电防护材料有关的基本概念 2.4.2 静电防护材料的主要参数 2.5 静电防护器材 2.5.1 防静电材料的制品 2.5.2 静电消除器(消电器、电中和器或离子平衡器) 2.6 静电防护的具体措施 2.6.1 建立静电安全工作区 2.6.2 包装、运送和存储工程的防静电措施 2.6.3 静电检测 2.6.4 静电防护的管理工作 第3章 抗静电检测及分析技术 3.1 抗静电检测的作用和意义 3.2 静电放电的标准波形 3.3 抗ESD检测标准 3.3.1 电子元器件静电放电灵敏度(ESDS)检测及分类的常用标准 3.3.2 标准试验方法的主要内容(以MIL-STD-883E 方法3015.7为例) 3.4 实际ESD检测的结果统计及分析 3.4.1 试验条件 3.4.2 ESD评价试验结果分析 3.5 关于ESD检测中经常遇到的一些问题 3.6 ESD损伤的失效定位分析技术 3.6.1 端口I-V特性检测 3.6.2 光学显微观察 3.6.3 扫描电镜分析 3.6.4 液晶分析 3.6.5 光辐射显微分析技术 3.6.6 分层剥离技术 3.6.7 小结 3.7 ESD和EOS的判别方法讨论 3.7.1 概念 3.7.2 ESD和EOS对器件损伤的分析判别方法 第4 章 电子元器件抗ESD设计技术 4.1 元器件抗ESD设计基础 4.1.1抗ESD过电流热失效设计基础 4.1.2抗场感应ESD失效设计基础 4.2元器件基本抗ESD保护电路 4.2.1基本抗静电保护电路 4.2.2对抗静电保护电路的基本要求 4.2.3 混合电路抗静电保护电路的考虑 4.2.4防静电保护元器件 4.3 CMOS电路ESD失效模式和机理 4.4 CMOS电路ESD可靠性设计策略 4.4.1 设计保护电路转移ESD大电流。 4.4.2 使输入/输出晶体管自身的ESD阈值达到最大。 4.5 CMOS电路基本ESD保护电路的设计 4.5.1 基本ESD保护电路单元 4.5.2 CMOS电路基本ESD保护电路 4.5.3 ESD设计的辅助工具-TLP测试 4.5.4 CMOS电路ESD保护设计方法 4.5.5 CMOS电路ESD保护电路示例 4.6 工艺控制和管理

    标签: ESD 电子元器件 讲义

    上传时间: 2013-07-13

    上传用户:2404

  • 模拟电路版图的艺术中文第二版-555页-73.8M.pdf

    作者Alan Hastings具有渊博的集成电路版图设计知识和丰富的实践经验。本书以实用和权威性的观点全面论述了模拟集成电路版图设计中所涉及的各种问题及目前的最新研究成果。书中介绍了半导体器件物理与工艺、失效机理等内容;基于模拟集成电路设计所采用的3种基本工艺:标准双极工艺、CMOS硅栅工艺和BiCMOS工艺,重点探讨了无源器件的设计与匹配性问题,二极管设计,双极型晶体管和场效应晶体管的设计与应用,以及某些专门领域的内容,包括器件合并、保护环、焊盘制作、单层连接、ESD结构等;最后介绍了有关芯片版图的布局布线知识。本书可作为相关专业高年级本科生和研究生教材,对于专业版图设计人员也是一本极具价值的参考书。

    标签: 73.8 555 模拟电路

    上传时间: 2013-06-23

    上传用户:天大地大

  • 基于DSP的IGBT励磁系统研究与仿真.rar

    励磁调节系统是同步发电机的重要组成部分,对同步发电机乃至电力系统的安全稳定运行有着重要影响。随着电力系统规模的不断增大,系统结构和运行方式日趋复杂,对同步发电机励磁控制系统运行的可靠性、稳定性、经济性和灵活性提出了更高的要求。本文根据励磁调节器的国内外发展趋势,研究开发了以TMS320F2812芯片为控制核心的同步发电机DSP励磁调节器。 本文首先介绍了数字励磁的发展历程、特点及应用范围,然后介绍了同步发电机励磁控制系统的国内外发展状况及趋势,提出了基于数字信号处理器 TMS320F2812 控制的绝缘栅双极晶体管(IGBT)微机励磁系统的结构和设计方案。 在详细解释功率器件 IGBT 和控制器件TMS320F2812芯片基础上,提出了励磁系统的主要硬件设计及软件实现方法;完成了IGBT励磁装置主回路和 IGBT 保护及驱动单元的设计;进行调节器硬件设计,给出了硬件原理图和软件流程图;利用TMS320F2812芯片强大的数据处理能力和丰富的片内外设和高速的实时处理能力,用单片系统结构实现了交流采样、变速积分 PID控制算法、PWM功率调节和系统保护等功能。TMS320F2812芯片的引入,大大简化了励磁控制器的硬件结构,提高了励磁系统的抗干扰能力和可靠性。 最后,为验证所设计的励磁调节器的有效性和控制效果,采用 MATLAB 中 SIMULINK 仿真平台,设计了励磁控制系统各环节的仿真模型。仿真结果表明,采用 TMS320F2812的同步发电机IGBT励磁系统具有响应快速、调节灵敏、控制性能优良等特点。

    标签: IGBT DSP 励磁

    上传时间: 2013-07-29

    上传用户:tb_6877751

  • 功率电源中IGBT失效机理及其检测方法的研究.rar

    由于绝缘栅双极晶体管IGBT具有工作频率高、处理功率大和驱动简单等诸多优点,在电力电子设备、尤其是中大型功率的电力电子设备中的应用越来越广泛。但是,IGBT失效引发的设备故障往往会对生产带来巨大影响和损失,因此,对IGBT的失效研究具有十分重要的应用意义。 本文在深入分析IGBT器件工作原理和工作特性的基础上,采用双极传输理论联立求解电子和空穴的传输方程,得到了稳态时电子和空穴电流的表达式,对造成IGBT失效的各种因素进行了详细分析。应用MATLAB软件,对硅参数的热导率、载流子浓度、载流子寿命、电子迁移率、空穴迁移率和双极扩散系数等进行了仿真,深入研究了IGBT的失效因素,得到了IGBT失效的主要原因是发生擎住效应以及泄漏电流导致IGBT延缓失效的有用结论。并且,进行了IGBT动态模型的设计和仿真,对IGBT在短路情况下的失效机理进行了深入研究。 考虑到实际设备中的IGBT在使用中经常会发生反复过流这一问题,通过搭建试验电路,着重对反复过流对IGBT可能带来的影响进行了试验研究,探讨了IGBT因反复过流导致的累积失效的变化规律。本文研究结果对于正确判断IGBT失效以及失效程度、进而正确判断和预测设备的可能故障,具有一定的应用参考价值。

    标签: IGBT 功率电源 失效机理

    上传时间: 2013-08-04

    上传用户:lrx1992

  • 开关电源电流检测技术研究.rar

    在功率电路中,电压的检测相对于电流的检测要简单和容易得多。电压的检测可以很方便地进行而不会对电路性能产生明显影响;而对电流的检测却要复杂得多,电流的检测必须引入测量电流的检测器,检测器的引入将影响电路的性能。根据具体的电路,选择合适的电流检测方案,并进行正确的电路设计,是功率电路设计成败的关键之一。 在开关电源设计中,电流检测技术起着至关重要的作用,是开关电源设计成功与否的关键因素。本文首先详细分析和比较了目前开关电源中常用的电阻检测、磁检测、MOSFET检测等几种电流检测方法。并根据各自的特点,将各种技术加以区别,为各种开关电源选择合适的检测技术指明了方向。在此基础上,本文提出了两种适用于电流型控制开关电源的新型电流检测电路。该电路结合了场效应晶体管导通电阻特性和电流镜像原理,能即时、快速地检测流过功率开关管的电流,以有效地进行开关控制和过流保护。论文最后还介绍了一种无检测电路的控制,并提出了一种分析无电流传感器控制斜坡补偿的分析方法,从理论上证实了电流型控制斜坡补偿的意义。

    标签: 开关电源 电流检测 技术研究

    上传时间: 2013-06-07

    上传用户:jjq719719

  • 有机电致发光显示器件新型封装技术及材料的研究.rar

    有机发光显示器件(OrganicLight-EmittingDiodes,OLEDs)作为下一代显示器倍受关注,它具有轻、薄、高亮度、快速响应、高清晰度、低电压、高效率和低成本等优点,完全可以媲美CRT、LCD、LED等显示器件。作为全固化显示器件,OLED的最大优越性是能够与塑料晶体管技术相结合实现柔性显示,应用前景非常诱人。OLED如此众多的优点和广阔的商业前景,吸引了全球众多研究机构和企业参与其研发和产业化。然而,OLED也存在一些问题,特别是在发光机理、稳定性和寿命等方面还需要进一步的研究。要达到这些目标,除了器件的材料,结构设计外,封装也十分重要。 本论文的主要工作是利用现有的材料,从绿光OLED器件制作工艺、发光机理,结构和封装入手,首先,探讨了作为阳极的ITO玻璃表面处理工艺和ITO玻璃的光刻工艺。ITO表面的清洁程度严重影响着光刻质量和器件的最终性能;ITO表面经过氧等离子处理后其表面功函数增大,明显提高了器件的发光亮度和发光效率。 其次,针对光刻、曝光工艺技术进行了一系列相关实验,在光刻工艺中,光刻胶的厚度是影响光刻质量的一个重要因素,其厚度在1.2μm左右时,光刻效果理想。研究了OLED器件阴极隔离柱成像过程中的曝光工艺,摸索出了最佳工艺参数。 然后采用以C545T作为绿光掺杂材料制作器件结构为ITO/CuPc(20nm)/NPB(100nm)/Alq3(80nm):C545T(2.1%掺杂比例)/Alq3(70nm)/LiF(0.5nm)/Al(1,00nm)的绿光OLED器件。最后基于以上器件采用了两种封装工艺,实验一中,在封装玻璃的四周涂上UV胶,放入手套箱,在氮气保护气氛下用紫外冷光源照射1min进行一次封装,然后取出OLED片,在ITO玻璃和封装玻璃接口处涂上UV胶,真空下用紫外冷光源照射1min,固化进行二次封装。实验二中,在各功能层蒸镀完成后,又在阴极的外面蒸镀了一层薄膜封装层,然后再按实验一的方法进行封装。薄膜封装层的材料分别为硒(Se)、碲(Te)、锑(Sb)。分别对两种封装工艺器件的电流-电压特性、亮度-电压特性、发光光谱及寿命等特性进行了测试与讨论。通过对比,研究发现增加薄膜封装层器件的寿命比未加薄膜封装层器件寿命都有所延长,其中,Se薄膜封装层的增加将器件的寿命延长了1.4倍,Te薄膜封装层的增加将器件的寿命延长了两倍多,Sb薄膜封装层的增加将器件的寿命延长了1.3倍,研究还发现薄膜封装层基本不影响器件的电流-电压特性、色坐标等光电性能。最后,分别对三种薄膜封装层材料硒(Se)、碲(Te)、锑(Sb)进行了研究。

    标签: 机电 发光 显示器件

    上传时间: 2013-07-11

    上传用户:liuwei6419

  • FPGA内全数字延时锁相环的设计.rar

    现场可编程门阵列(FPGA)的发展已经有二十多年,从最初的1200门发展到了目前数百万门至上千万门的单片FPGA芯片。现在,FPGA已广泛地应用于通信、消费类电子和车用电子类等领域,但国内市场基本上是国外品牌的天下。 在高密度FPGA中,芯片上时钟分布质量变的越来越重要,时钟延迟和时钟偏差已成为影响系统性能的重要因素。目前,为了消除FPGA芯片内的时钟延迟,减小时钟偏差,主要有利用延时锁相环(DLL)和锁相环(PLL)两种方法,而其各自又分为数字设计和模拟设计。虽然用模拟的方法实现的DLL所占用的芯片面积更小,输出时钟的精度更高,但从功耗、锁定时间、设计难易程度以及可复用性等多方面考虑,我们更愿意采用数字的方法来实现。 本论文是以Xilinx公司Virtex-E系列FPGA为研究基础,对全数字延时锁相环(DLL)电路进行分析研究和设计,在此基础上设计出具有自主知识产权的模块电路。 本文作者在一年多的时间里,从对电路整体功能分析、逻辑电路设计、晶体管级电路设计和仿真以及最后对设计好的电路仿真分析、电路的优化等做了大量的工作,通过比较DLL与PLL、数字DLL与模拟DLL,深入的分析了全数字DLL模块电路组成结构和工作原理,设计出了符合指标要求的全数字DLL模块电路,为开发自我知识产权的FPGA奠定了坚实的基础。 本文先简要介绍FPGA及其时钟管理技术的发展,然后深入分析对比了DLL和PLL两种时钟管理方法的优劣。接着详细论述了DLL模块及各部分电路的工作原理和电路的设计考虑,给出了全数字DLL整体架构设计。最后对DLL整体电路进行整体仿真分析,验证电路功能,得出应用参数。在设计中,用Verilog-XL对部分电路进行数字仿真,Spectre对进行部分电路的模拟仿真,而电路的整体仿真工具是HSIM。 本设计采用TSMC0.18μmCMOS工艺库建模,设计出的DLL工作频率范围从25MHz到400MHz,工作电压为1.8V,工作温度为-55℃~125℃,最大抖动时间为28ps,在输入100MHz时钟时的功耗为200MW,达到了国外同类产品的相应指标。最后完成了输出电路设计,可以实现时钟占空比调节,2倍频,以及1.5、2、2.5、3、4、5、8、16时钟分频等时钟频率合成功能。

    标签: FPGA 全数字 延时

    上传时间: 2013-06-10

    上传用户:yd19890720