数字频率计是一种用来测试周期性变化信号工作频率的装置。其原理是在规定的单位时间（闸门时间）内，记录输入的脉冲的个数。我们可以通过改变记录脉冲的闸门时间来切换测频量程。本文利用EDA技术中的Max+plusⅡ作为开发工具,设计了基于FPGA的8位十进制频率计,并下载到在系统可编程实验板的EPF10K20TC144-4器件中测试实现了其功能。
上传时间： 2013-12-31
上传用户：1079836864
本程序测试数据传输的正确性,可以用于长时间连续测试,基于MCS-51单片机C语言的示例程序,用于其它单片机时一般只要修改前面几个接口子程序及硬件定义
上传时间： 2014-06-30
上传用户：1427796291
这是几种排序的运算时间的测试，是我的一个小作业，运行没错误。
上传时间： 2014-01-18
上传用户：semi1981
12864测试时间温度18b20，可以测试各种功能
上传时间： 2017-07-24
上传用户：一诺88
测试最小生成树的krim算法,验证这种算法的正确性和时间的快慢。
上传时间： 2017-07-27
上传用户：lanjisu111
这是一是一软件测试上的小型网站,时间紧做的不好,请大家原谅
上传时间： 2017-07-27
上传用户：sy_jiadeyi
这是一个对时间序列进行短时傅立叶变换的源程序,测试过,好用的.
上传时间： 2013-12-25
上传用户：koulian
测试人反映时间,test one 测试10组反映时间,如果test one 的成绩在0.5s以下 就可打中test two中的测试载体。
上传时间： 2017-09-02
上传用户：我们的船长
MPID_TOF质谱的快速时间分辨微弱信号测试系统
上传时间： 2019-07-14
上传用户：chen_ying993
高性能ADC产品的出现，给混合信号测试领域带来前所未有的挑战。并行ADC测试方案实现了多个ADC测试过程的并行化和实时化，减少了单个ADC的平均测试时间，从而降低ADC测试成本。 本文实现了基于FPGA的ADC并行测试方法。在阅读相关文献的基础上，总结了常用ADC参数测试方法和测试流程。使用FPGA实现时域参数评估算法和频域参数评估算法，并对2个ADC在不同样本数条件下进行并行测试。 通过在FPGA内部实现ADC测试时域算法和频域算法相结合的方法来搭建测试系统，完成音频编解码器WM8731L的控制模式接口、音频数据接口、ADC测试时域算法和频域算法的FPGA实现。整个测试系统使用Angilent 33220A任意信号发生器提供模拟激励信号，共用一个FPGA内部实现的采样时钟控制模块。并行测试系统将WM8731.L片内的两个独立ADC的串行输出数据分流成左右两通道，并对其进行串并转换。然后对左右两个通道分别配置一个FFT算法模块和时域算法模块，并行地实现了ADC参数的评估算法。 在样本数分别为128和4096的实验条件下，对WM8731L片内2个被测.ADC并行地进行参数评估，被测参数包括增益GAIN、偏移量OFFSET、信噪比SNR、信号与噪声谐波失真比SINAD、总谐波失真THD等5个常用参数。实验结果表明，通过在FPGA内配置2个独立的参数计算模块，可并行地实现对2个相同ADC的参数评估，减小单个ADC的平均测试时间。 FPGA片内实时评估算法的实现节省了测试样本传输至自动测试机PC端的时间。而且只需将HDL代码多次复制，就可实现多个被测ADC在同一时刻并行地被评估，配置灵活。基于FPGA的ADC并行测试方法易于实现，具有可行性，但由于噪声的影响，测试精度有待进一步提高。该方法可用于自动测试机的混合信号选项卡或测试子系统。 关键词：ADC测试；并行；参数评估；FPGA；FFT
上传时间： 2013-07-11
上传用户：tdyoung
