FFT算法的基本原理是把长序列的DFT逐次分解为较短序列的DFT。按照抽取方式的不同可分为DIT-FFT（按时间抽取）和DIF-FFT（按频率抽取）算法。按照蝶形运算的构成不同可分为基2、基4、基8以及任意因子（2n,n为大于1的整数），基2、基4算法较为常用。
上传时间： 2014-01-13
上传用户：bjgaofei
中频验波是对信号进行中频直接采样和数字正交处理后,产生的I 支路和Q 支路信号序列在时间上会错开一个采样间隔,需要进行定序处理,恢复成同步输出的I、Q 两路信号序列。现代雷达普遍采用相参信号处理,而如何获得高精度基带数字正交( I , Q) 信号是整个系统信号处理成败的关键,以前通常的做法是采用模拟相位检波器得到I、Q信号,其正交性能一般为:幅度平衡在2 ％ 左右, 相位正交误差在2°左右,即幅相误差引入的镜像功率在- 34dB 左右。这限制了信号处理器性能的提高, 为此, 近年来提出了对低中频直接采样恢复I、Q 信号的数字相位检波器。随着高位、高速A/ D 的研制成功和普遍应用,使得数字相位检波方法的实现成为可能。
上传时间： 2016-12-27
上传用户：kr770906
matlab实现计算机模拟排队论 ％排队模型的计算机模拟 ％排队论是一门研究随即服务系统工作过程的理论和方法 ％m表示一个工作日内完成的服务顾客数 ％t表示顾客的平均等待时间
上传时间： 2017-01-29
上传用户：mhp0114
用Simulink搭建的直接序列扩频（DS-SS）系统仿真模型，仿真结果比较理想。
上传时间： 2017-04-28
上传用户：hustfanenze
文章里介绍了移位序列发生器的原理及建立的模型，附有相关的vhdl程序
上传时间： 2014-11-22
上传用户：cx111111
2048点实序列fft 采用优化地方法节省存储空间和运算时间。包括2048点实序列fft，信号幅度谱分析和排序。本程序用于基于tms320lf2407的波形采集与分析上，能够精确分析信号的幅度和频率分量。
上传时间： 2014-01-13
上传用户：极客
实时时钟模DS1302C51程序列子,输入: ucCurtime: 保存当前时间地址.
上传时间： 2013-12-21
上传用户：moerwang
先从数学上最简单的情形来看RC电路的特性。在图中,描述了问题的物理模型。假定RC电路接在一个电压值为V的直流电源上很长的时间了,电容上的电压已与电源相等
上传时间： 2017-08-29
上传用户：jeffery
这是一个基于HMM 模型的生物多序列比对算法的linux实现版本。hmmer
上传时间： 2014-01-01
上传用户：zhangyi99104144
该文利用FPGA技术,设计了全概率宽带数字接收机的实验平台,并在其上提出了数字接收机实现的可行性方法,以及对这些方法的验证.该文的主要贡献和创新有以下几个方面.提出了并行结构算法的工程实现,讨论了解决前端采样的高速数据流远远超过后端DSP处理能力问题的可行性方法.利用多相滤波下变频的并行结构特点,使滤波器能够以高效的形式实现,也使得后端的混频能够工作在一个较低的速率上.经过多相滤波下变频处理后的数据,在速率和数量上都有大幅减少,达到了现有通用DSP器件的处理能力的要求.针对多相滤波下变频与短数据快速测频算法的特点,用FPGA搭建了其实验模型,并利用微机EPP接口,对实验目标板进行控制并与其进行数据交换.利用FPGA的在线编程特性,可以方便灵活对各种实现方法加以验证、比较.同时也给调试带来了方便,可以每个模块单独调试而不用改变硬件结构,使调试效率大大提高.该平台也可用来对其他数字处理算法进行实现性分析与实验.参考软件无线电设计的概念和国内外相关文献,提出了多项滤波下变频结构的FPGA实现.传统的DDC通过数字混频、滤波、抽取实现数字下变频,在高速A/D和电子侦察环境条件下商用DDC不能使用.该文采用滤波器多相分解方法,按数字混频序列划分调谐信道,使用先抽取,后低通滤波,再混频的数字下变频结构,高效实现了变载频带通信号数字下变频.结合多相滤波下变频结构、算法对测频精度及速度的要求,提出了短数据快速测频算法的具体实现,使用流水线的设计方法,提高了系统的数据吞吐率,在尽可能短的时间内提供多相滤波下变频所需的载频位置信息.以上两部分的FPGA实现除了纯粹的算法模块外,还包括测试用的外围模块,以及运行于实验平台上的控制模块、缓存、数据控制等.这些模块也用FPGA来实现.
上传时间： 2013-06-22
上传用户：haoxiyizhong
