在信息化发展的当前，音视频等多媒体作为信息的载体，在社会生活的各个领域，起着越来越重要的作用。数字视频的海量性成为阻碍其应用的的瓶颈之一。在这种情况下，H．264作为新一代的视频压缩标准，以其高性能的压缩效率，成为备受关注的焦点和研究问题。H．264通过运动估计/运动补偿（MP/MC）消除视频时间冗余，对差值图像进行离散余弦变换（DCT）消除空间冗余，对量化后的系数进行可变长编码（VLC）消除统计冗余，获得了极高的压缩效率。随着嵌入式处理器性能的逐渐提升和3G网络即将商用的推动，H．264以其优秀的压缩性能，无论是无线信道传输方面，还是存储容量有限的嵌入式设备都具有广阔的应用前景。 但H．264在提升压缩性能的同时付出的代价是算法复杂度的成倍增加，实际应用中人们对视频解码的实时性要求严格，已出现的对应算法代码多基于PC通用处理器实现，而嵌入式设备的主频和处理能力仍然相对有限，存储容量相对较小，总线速率相对偏低，因此必须对标准对应算法进行优化移植，才能满足实际应用的需求。 本文在对H．264标准及其新特性进行详细介绍后，重点研究了在解码端如何针对解码耗时较多的模块进行改进，然后将算法移植到ARM平台，并针对平台特点作出相应优化，最后完成解码图象显示，并给出了测试结果。本文主要完成的工作如下： 详细分析了H．264的参考软件JM中解码流程，并利用测试工具分析了各模块耗时，针对耗时较多的模块如插值运算及去块滤波模块，提出了对应的改进算法并在H．264的参考软件JM86上进行了实现，PC测试实验证明了算法改进的优越性和运算优化的可行性。最后针对ARM平台，在对程序结构和对应代码进行优化之后，将其移植到WINCE系统之下，同时给出了WINCE平台解码后图象加速显示方法，并对最终测试结果与性能做出了评价。
上传时间： 2013-06-04
上传用户：shijiang
盘式永磁同步电动机属于轴向磁场电机，目前，该类电机在国外已经得到了迅速发展，作为一种现代高性能伺服电机和大力矩直接驱动电机己广泛应用于机器人等机电一体化产品中。由于该类电机具有重量轻、体积小、结构紧凑、转子无损耗、转子的转动惯量小、机电时间常数小、转矩/重量比大、低速运行平稳、可以制成多气隙组合式结构进一步提高转矩等特点，其在数控机床、机器人、电动车、电梯、家用电器等场合具有广阔的应用前景，是一种理想的驱动装置。 本课题作为国家863计划项目《新型稀土永磁电机设计及集成技术》2002AA324020中的一部分，该项目的主要工作是进行新型结构钕铁硼永磁电机——盘式无铁心永磁同步电动机的设计与集成技术研究，开发出一种新型钕铁硼永磁电机，解决相应的整机设计和集成技术问题。本文中提出的基于Halbach阵列的盘式无铁心永磁同步电动机是在盘式永磁同步电动机的基础上，将无铁心结构和Halbach型永磁体阵列应用到其中，从而使得电机的质量大为减轻，功率密度提高，振动噪声降低，效率提高。 基于Halbach阵列的盘式无铁心永磁同步电动机其磁路结构和电磁负荷分布与传统电机完全不同，常规电机的某些设计规则不能直接应用到该结构电机的设计当中，本文主要针对这种结构的电机进行了分析与计算。分析了不同结构Halbach阵列下的气隙磁场，以及相关参数的计算，给出了初步的样机设计数据，并对样机的加工工艺进行了探讨，在总结、借鉴相关电机设计方法的基础上，针对盘式无铁心永磁同步电动机自身的特点，编制了一套电磁计算程序，该程序还有待通过大量样机的试验，来总结和完善。 我国稀土资源丰富，然而，由于技术经济上的问题，国产永磁交流伺服电动机至今未能大量应用。与此同时，高性能的永磁交流伺服电动机及系统大量依靠进口，我国每年进口的工程装备当中，仅数控机床因国产电机和系统不能满足要求而每年需要进口的就达22亿美元以上。本项目的完成将改变这类产品主要依靠进口的局面，充分发挥我国稀土资源丰富的优势，其经济效益和社会效益是十分巨大的。
上传时间： 2013-04-24
上传用户：hjkhjk
永磁同步电机(PMSM)是一种性能优越、应用领域广阔的电机，其传统的理论分析与设计方法已比较成熟。它的进一步推广应用，在很大程度上有赖于对控制策略的研究。实践中，使用通用变压变频(VVVF)变频器来驱动没有阻尼绕组的永磁同步电动机开环运行时，有时电机的运行频率超过某一频率，系统就会变得不稳定，甚至导致系统失步。本文研究了无位置传感器的永磁同步电机的速度控制问题。 论文提出了一种将推广卡尔曼滤波(EKF)原理应用于永磁同步电机无位置传感器调速系统的方法。对永磁同步电机的数学模型和卡尔曼滤波原理作了详细的分析，在dq转子同步坐标系中应用推广卡尔曼滤波算法，对永磁同步电机的转角和转速进行实时在线估计。所选取的滤波算法只需测量电流和逆变器直流母线电压，具有不改造电机、可靠性高和经济耐用的优点。利用在线估计出的转速和电流实现转速电流双闭环的永磁同步电机矢量控制。同时还提出了基于磁饱和原理的永磁转子初始位置的检测方法。针对转子磁场定向方式及矢量控制方案，采用了空间矢量脉宽调制方法对系统进行控制，此方法可以输出任意给定位置的电压矢量，在不增加功率管开关频率和不增加系统复杂性的前提下，明显提高电机的调速性能。 在Matlab6.5环境下进行的系统仿真实验表明，所提出的位置估计算法和控制方法具有优良的转角跟踪特性和速度控制性能，同时系统具有较强的抗负载扰动性能和较好的鲁棒性。实验结果表明本文的方法达到了预期的效果。
上传时间： 2013-04-24
上传用户：huangld
随着微处理器技术与信息技术的不断发展，嵌入式系统的应用也进入到国防、工业、能源、交通以及日常生活中的各个领域。嵌入式系统的软件核心是嵌入式操作系统。然而，国内在嵌入式系统软件开发上有很多困难，主要有：国外成熟的RTOS大都价格昂贵并且不公开源代码，用好这些操作系统需对计算机体系结构有深刻理解。针对以上问题，免费公开源代码的嵌入式操作系统就倍受瞩目了，μC/OS-II就是其中之一。μC/OS-II是面向中小型应用的、基于优先级的可剥夺嵌入式实时内核，其特点是小巧、性能稳定、可免费获得源代码。 本文在深入研究μC/OS-II内核基础上，将其运用于实际课题，完成了基于ARM架构的μC/OS-II移植及实时同步交流采样的误差补偿研究。本文主要工作内容和研究成果如下： 1.剖析了μC/OS-II操作系统内核，重点研究了μC/OS-II内核的任务管理与调度算法机理，得出了μC/OS-II内核优点：任务调度算法简洁、高效、实时性较好(与Linux相比)。 2.介绍了ARM9体系架构，重点讲叙了MMU(存储管理单元)功能。为了提高交流采样系统的取指令和读数据速度，成功将MMU功能应用于本嵌入式系统中。 3.完成了μC/OS-II操作系统在目标板上的移植，主要用汇编语言编写了启动代码、开关中断、任务切换和首次任务切换等函数。 4.针对国内外提出的同步交流采样误差补偿算法的局限性，本文从理论上对同步交流采样的准确误差进行了研究，并尝试根据被测信号周期的首尾过零点的三角形相似法，求出误差参数并对误差进行补偿。此外，考虑到采样周期△T不均匀，经多次采样后会产生累积误差，本文也给出了采样周期△T的优化算法。 5.完成了系统硬件设计，并根据补偿算法和△T优化法则，编写了相应采样驱动和串口驱动。最后对实验数据进行了分析和比较，得出重要结论：该补偿算法实现简单，计算机工作量小，精度较高。
上传时间： 2013-04-24
上传用户：xzt
随着国民经济的发展，电力电子设备得到广泛应用，使得电网中的谐波污染越来越严重，极大地危害了电力设备的安全运行。电网中的谐波成份非常复杂，因此谐波的检测分析，是消除或降低谐波污染的前提。 通过大量资料的收集、阅读及相关技术的研究，本文分析了嵌入式系统在电力系统测控中的应用优势，设计了以ARM7TDMI内核处理器LPC2214为核心的电网谐波检测分析系统。系统主要实现低压配电网三相电压、电流的谐波检测与分析，包括电量数据采集和谐波分析两个部分。详细分析了谐波检测分析系统的工作原理，明确了系统功能需求，对系统各模块进行了设计，通过多路同步采集将电网电量数据输入系统，在处理器中完成数据倒序处理和快速傅立叶变换等相关的运算处理工作，可以得到各次谐波含量。 通过文中设计的硬件同步电路，可以准确获得电网信号三相电压与电流周期，通过同步采样的方法，消除或减小因快速傅立叶变换存在的频谱泄漏和栅栏效应的误差。结合谐波检测分析的需求与FFT算法的特点，为了减小响应时间，提高运算速度，采用了实序列快速傅立叶变换对数据的整合运算，即通过一次快速傅立叶变换运算，完成各相电流与电压两组数据从时域到频域的转换，并分析得到频域幅值和时域幅值之间的线性关系，避免了傅立叶反变换运算，提高了运算速度，实现谐波的准确检测。 最后经过样机测试证明，本文设计的电网谐波检测与分析系统能够准确、可靠的实现谐波含量的检测与分析。
上传时间： 2013-07-10
上传用户：zfh920401
三相spwm信号是由高频载波和三相调 制波比较而得的，三相svpwm信号也可理解为由高频载波和三相调制波比较而得，区别是前者的三相调制波是三相对称的正弦波，后者的三相调制波是三相对称的马鞍形波，马鞍形波由正弦波和一定幅值的三次谐波复合而成。但令人回味的是，svpwm的最初出现和发展却和以上思路大相径庭，其完全从空间矢量的角度出发，后来人们才发现svpwm和spwm的以上渊源[1]。至今svpwm已在三相或多相逆变器中得以广泛应用，其原因有两个，一是采用svpwm的逆变器输出相电压中的基波含量高于采用spwm的逆变器[2][3]，二是dsp的快速运算能力可以实时计算开关时间。但在实际应用svpwm时，往往对以下问题感到疑惑：svpwm算法的推导、开关向量的选择、dsp的实现、逆变器输出相电压有效值的大小。本文的内容将有助这些疑惑的解决，更灵活地应用svpwm算法。
上传时间： 2013-06-05
上传用户：851197153
随着人们对于数字视频和数字图像的需求越来越大，数字电视广播和手机电视迅速发展起来，但是人们对于数字图像质量的要求也越来越高。对于观众来讲，画面的质量几乎是最为重要的，然而由于信道传输特性不理想和加性噪声的影响，不可避免地会产生误码，导致图像质量的下降，甚至无法正常收看。因此，为了保障图像质量就需要采用纠错编码(又称信道编码)的方式来实现通信。在数字视频广播系统(DVB)中，无论是卫星传输，电缆传输还是地面传输都采用了信道编码。 本文首先深入研究DVB标准中的信道编码部分的关键技术；然后依照DVB-T标准技术要求，设计并硬件实现了数字视频传输的信道编解码系统。在该系统中，编解码器与信源端的接口利用了MPEG-2的视频传输接口同步并行接口(SPI)，这种接口的应用让系统具有很强的通用性；与信道端接口采用了G.703接口，具有G.703接口功能和特性的数据通信设备可以直接与数字通信设备连接，这使得应用时对于信道的选择具有较大的灵活性。 在深入理解RS编解码算法，卷积交织/解交织原理，卷积编码/VITERBI译码算法原理的基础上，本文给出了解码部分的设计方案，并利用Xilinx公司的SpartanⅢ系列XC3S2000芯片完成方案的硬件实现。在RS解码过程中引入了流水线机制，从而很大程度上提高了解码效率。解交织器部分采用了RAM分区循环法，利用对RAM读写地址的控制实现解卷积交织，这种方法控制电路简单，实现速度比较快，代价小。VITERBI译码器采用截尾译码，在几乎不影响译码准确度的基础上大大提高了解码效率。
上传时间： 2013-07-16
上传用户：372825274
2000年10月2日，美国国家标准与技术研究所宣布采用Rijndael算法作为高级加密标准，并于2002年5月26日正式生效，AES算法将在今后很长一段时间内，在信息安全中扮演重要角色。因此，对AES算法实现的研究就成为了国内外的热点，会在信息安全领域得到广泛的应用。用FPGA实现AES算法具有快速、灵活、开发周期短等优点。 本论文就是针对AES加、解密算法在同一片FPGA中的优化实现问题，在深入分析了AES算法的整体结构、基本变换以及加、解密流程的基础上，对AES算法的加、解密系统的FPGA优化设计进行了研究。主要内容为： 1．确定了实现方案以及关键技术，在比较了常用的结构后，采用了适合高速并行实现AES加、解密算法的结构——内外混合的流水线结构，并给出了总体的设计框图。由于流水线结构不适用于反馈模式，为了达到较高的运算速度，该系统使用的是电码本模式(ECB)的工作方式； 2．对各个子模块的设计分别予以详细分析，结合算法本身和FPGA的特点，采用查表法优化处理了字节代换运算，列混合运算和密钥扩展运算。同时，考虑到应用环境的不同，本设计支持数据分组为128比特，密钥长度为128比特、192比特以及256比特三种模式下的AES算法加、解密过程。完成了AES加、解密算法在同一片FPGA中实现的这个系统的优化设计； 3．利用QLJARTUSII开发工具进行代码的编写工作和综合编译工作，在 MODELSIM中进行仿真并给出仿真结果，给出了各个模块和整个设计的仿真测试结果； 4．和其他类似的设计做了横向对比，得出结论：本设计在保证了速度的基础上实现了资源和速度的均衡，在性能上具有较大的优势。
上传时间： 2013-05-25
上传用户：wcl168881111111
H.264作为新一代视频编码标准，相比上一代视频编码标准MPEG2，在相同画质下，平均节约64﹪的码流。该标准仅设定了码流的语法结构和解码器结构，实现灵活性极大，其规定了三个档次，每个档次支持一组特定的编码功能，并支持一类特定的应用，因此。H.264的编码器的设计可以根据需求的不同而不同。 H.264虽然具有优异的压缩性能，但是其复杂度却比一般编码器高的多。本文对H.264进行了编码复杂度分析，并统计了整个软件编码中计算量的分布。H.264中采用了率失真优化算法，提高了帧内预测编码的效率。在该算法下进行帧内预测时，为了得到一个宏块的预测模式，需要进行592次率失真代价计算。因此为了降低帧内预测模式选择的计算复杂度，本文改进了帧内预测模式选择算法。实践证明，在PSNR值的损失可以忽略不计的情况下，该算法相比原算法，帧内编码时间平均节约60﹪以上，对编码的实时性有较大帮助。 为了实现实时编码，考虑到FPGA的高效运算速度和使用灵活性，本文还研究了H.264编码器基本档次的FPGA实现。首先研究了H.264编码器硬件实现架构，并对影响编码速度，且具有硬件实现优越性的几个重要部分进行了算法研究和FPGA.实现。本文主要研究了H.264编码器中整数DCT变换、量化、Zig-Zag扫描、CAVLC编码以及反量化、逆整数DCT变换等部分。分别对这些模块进行了综合和时序仿真，并将验证后通过的系统模块下载到Xilinx virtex-Ⅱ Pro的FPGA中，进行了在线测试，验证了该系统对输入的残差数据实时压缩编码的功能。 本文对H.264编码器帧内预测模式选择算法的改进，算法实现简单，对软件编码的实时性有很大帮助。本文对在单片FPGA上实现H.264编码器做出了探索性尝试，这对H.264编码器芯片的设计有着积极的借鉴性。
上传时间： 2013-05-25
上传用户：refent
JPEG2000是由ISO/ITU-T组织下的IECJTC1/SC29/WG1小组制定的下一代静止图像压缩标准，其优良的压缩特性使得它将具有广泛的应用领域。JPEG2000算法非常复杂，图像编码过程占用了大量的处理器时间开销和内存开销，因而通过对JPEG2000算法进行优化并采用硬件电路来实现JPEG2000标准的部分或全部内容，对加快编码速度从而扩展其应用领域有重要的意义。 本文的研究主要包括两方面的内容，其一是JPEG2000算术编码器算法的研究与硬件设计，其二是JPEG2000码率控制算法的研究与优化算法的设计。在研究算术编码器过程中，首先研究了JPEG2000中基于上下文的MQ算术编码器的编码原理和编码流程，之后采用有限状态机和二级流水线技术，并在不影响关键路径的情况下通过对算术编码步骤优化采用硬件描述语言对算术编码器进行了设计，并通过了功能仿真与综合。实验证明该设计不但编码速度快，而且流水线短，硬件设计的复杂度低且易于控制。 在研究码率控制算法过程中，首先结合率失真理论建立了算法的数学模型，并验证了该算法的有效性，之后深入分析了该数学模型的实现流程，找出影响算法效率的关键路径。在对算法优化时采用黄金分割点算法代替原来的二分查找法，并使用了码块R-D斜率最值记忆和码率误差控制算法。实验证明，采用优化算法在增加少量系统资源的情况下使得计算效率提高了60％以上。之后，分析了率失真理论与JPEG2000中PCRD-opt算法的具体实现，又提出了一种失真更低的比特分配方案，即按照“失真/码长”值从大到小通道编码顺序进行编码，通过对该算法的仿真验证，得出在固定码率条件下新算法将产生更少的失真。
上传时间： 2013-07-13
上传用户：long14578
