分析摩托罗拉的PowerPC 系列处理器和Dallas 的实时时钟芯片的时序，并详细给出一种较为实用的接口设计方法。
上传时间： 2013-07-08
上传用户：greenmile
DS12C887 实时时钟芯片功能丰富，可以用来直接代替IBM PC 上的时钟日历芯片DS12887，同时，它的管脚也和MC146818B、DS12887 相兼容。由于DS12C887 能够自动产生世
上传时间： 2013-06-20
上传用户：hhkpj
FPGA器件在通信、消费类电子等领域应用越来越广泛，随着FPGA规模的增大、功能的加强对时钟的要求也越来越高。在FPGA中嵌入时钟发生器对解决该问题是一个不错的选择。本论文首先，描述并分析了电荷泵锁相环时钟发生器的体系结构、组成单元及各单元的非理想特性；然后讨论并分析了电荷泵锁相环的小信号特性和瞬态特性；并给出了电荷泵锁相环器件参数的计算表达式。其次，研究了环形振荡器和锁相环的相位噪声特性。由于噪声性能是时钟发生器设计中的关键指标，本工作对此进行了较为详细的分析。相位噪声和抖动是衡量时钟信号的两个主要指标。文中从理论上推导了一阶锁相环的噪声特性，并建立了由噪声分析抖动和由抖动分析噪声的解析表达式关系，并讨论了环路低噪声设计的基本原则。在前面讨论和分析的基础上，利用Hynix0.35umCMOS工艺设计了200MHz电荷泵锁相环时钟发生器，并进行了仿真。设计中环形振荡器的延迟单元采用replica偏置结构，把延迟单元输出摆幅限定在确定范围，尾电流源采用cascode结构，增强电路对电源和衬底噪声的抑制作用。通过增加限流管，改善电荷泵中的开关的非理想特性。
上传时间： 2013-04-24
上传用户：变形金刚
教你如何做时钟，做一个你想要的万年历，不错的哦，想的请下载
上传时间： 2013-05-16
上传用户：hainan_256
超级绚丽的LED旋转时钟，相关的制作资料，，，，，
上传时间： 2013-05-24
上传用户：luominghua
码元定时恢复(位同步)技术是数字通信中的关键技术。位同步信号本身的抖动、错位会直接降低通信设备的抗干扰性能，使误码率上升，甚至会使传输遭到完全破坏。尤其对于突发传输系统，快速、精确的定时同步算法是近年来研究的一个焦点。本文就是以Inmarsat GES/AES数据接收系统为背景，研究了突发通信传输模式下的全数字接收机中位同步方法，并予以实现。 本文系统地论述了位同步原理，在此基础上着重研究了位同步的系统结构、码元定时恢复算法以及衡量系统性能的各项指标，为后续工作奠定了基础。 首先根据卫星系统突发信道传输的特点分析了传统位同步方法在突发系统中的不足，接下来对Inmarsat系统的短突发R信道和长突发T信道的调制方式和帧结构做了细致的分析，并在Agilent ADS中进行了仿真。 在此基础上提出了一种充分利用报头前导比特信息的，由滑动平均、阈值判断和累加求极值组成的快速报头时钟捕获方法，此方法可快速精准地完成短突发形式下的位同步，并在FPGA上予以实现，效果良好。 在长突发形式下的报头时钟捕获后还需要对后续数据进行位同步跟踪，在跟踪过程中本论文首先用DSP Builder实现了插值环路的位同步算法，进行了Matlab仿真和FPGA实现。并在插值环路的基础上做出改进，提出了一种新的高效的基于移位算法的位同步方案并予以FPGA实现。最后将移位算法与插值算法进行了性能比较，证明该算法更适合于本项目中Inmarsat的长突发信道位同步跟踪。 论文对两个突发信道的位同步系统进行了理论研究、算法设计以及硬件实现的全过程，满足系统要求。
上传时间： 2013-04-24
上传用户：zukfu
在工业控制领域，多种现场总线标准共存的局面从客观上促进了工业以太网技术的迅速发展，国际上已经出现了HSE、Profinet、Modbus TCP/IP、Ethernet/IP、Ethernet Powerlink、EtherCAT等多种工业以太网协议。将传统的商用以太网应用于工业控制系统的现场设备层的最大障碍是以太网的非实时性，而实现现场设备间的高精度时钟同步是保证以太网高实时性的前提和基础。 IEEE 1588定义了一个能够在测量和控制系统中实现高精度时钟同步的协议——精确时间协议(Precision Time Protocol)。PTP协议集成了网络通讯、局部计算和分布式对象等多项技术，适用于所有通过支持多播的局域网进行通讯的分布式系统，特别适合于以太网，但不局限于以太网。PTP协议能够使异质系统中各类不同精确度、分辨率和稳定性的时钟同步起来，占用最少的网络和局部计算资源，在最好情况下能达到系统级的亚微级的同步精度。 基于PC机软件的时钟同步方法，如NTP协议，由于其实现机理的限制，其同步精度最好只能达到毫秒级；基于嵌入式软件的时钟同步方法，将时钟同步模块放在操作系统的驱动层，其同步精度能够达到微秒级。现场设备间微秒级的同步精度虽然已经能满足大多数工业控制系统对设备时钟同步的要求，但是对于运动控制等需求高精度定时的系统来说，这仍然不够。基于嵌入式软件的时钟同步方法受限于操作系统中断响应延迟时间不一致、晶振频率漂移等因素，很难达到亚微秒级的同步精度。 本文设计并实现了一种基于FPGA的时钟同步方法，以IEEE 1588作为时钟同步协议，以Ethernet作为底层通讯网络，以嵌入式软件形式实现TCP/IP通讯，以数字电路形式实现时钟同步模块。这种方法充分利用了FPGA的特点，通过准确捕获报文时间戳和动态补偿晶振频率漂移等手段，相对于嵌入式软件时钟同步方法实现了更高精度的时钟同步，并通过实验验证了在以集线器互连的10Mbps以太网上能够达到亚微秒级的同步精度。
上传时间： 2013-07-28
上传用户：heart520beat
·[时钟书籍]Digital Clocks for Synchronization and Communications
标签： nbsp Synchronization Communications Digital
上传时间： 2013-05-24
上传用户：tgeyangjh
差分时钟EMC设计标准电路，内有电路图，详实！
上传时间： 2013-04-24
上传用户：muyehuli
vhdl实现数字时钟功能，整点报时，闹钟等功能
标签： 数字时钟
上传时间： 2013-04-24
上传用户：zhang469965156
